C АЦП приходит сигнал со сдвигов в уровне. Слышал, что убрать постоянную составляющую можно с помощью ФВЧ. Подскажите как лучше его сделать? Какую частоту давить? Оцифровка - 100 МГц

смотря что за сигнал и какие его частотные свойства %)

самый простой вариант продифференцировать например или определить постоянку рекурсивным фильтром и вычесть или сделать эквалайзер постоянки ну и т.д.

Как лучше сделать, не скажу. Скажу, как проще.
От каждой выборки отнимите половину предыдущей, и половину следующей.

Придется делать фильтр.
Вы должны задать полосу частот сигнала.
Сверху, согласно т.Котельникова, будет не более 50МГц, при 100МГц сэмплировании.
Снизу - согласно Вашему заданию.
Моделируете фильтр ФВЧ или полосовой в Mathcad/Mathlab и получаете количество коэффициентов (порядок фильтра) и их значения.
Затем, пользуете стандартный алгоритм фильтра, применив свои коэффициенты.
Примерно так...

Сообщение отредактировал Копейкин - Apr 20 2012, 09:11

http://www.xilinx.com/support/documentatio...apers/wp279.pdf
http://www.eetimes.com/design/embedded/400...icks-DC-Removal

Сделал ФВЧ. Уровень входного сигнала ушел в 0, а вот после DDC все равно есть смещение, что дает в нуле палку. Как быть?

Юзайте округление вместо усечения и у вас всё получится.

Округлил, палка упала на 10 Дб, сейчас 30 Дб. Что еще можно сделать?

Вам же посоветовали нормальные решения.
Ссылка

Какое именно? После АЦП поставил ФВЧ. Уровень упал в 0 (на выходе АЦП). После DDC уровень все равно смещен. Сделал округление. Помогло, но не сильно.

Поставьте интегратор с большой постоянной времени,на его выходе будет ваша постоянка,её вычтите из входного сигнала.


Я вот сейчас работаю с АЦП у которого сдвиг кода доходит до 20 м.з.р.
И как же вам поможет округление в этом случае?

Правильно-ли я понимаю? Это должен быть Ких - фильтр с большим числом единичных коэфф. и низкой частотой сэмплирования?

Просто сумматор типа с(i) = с(i-1) + х.

У человека DDC, поэтому постоянка с АЦП после умножения и фильтрации ФНЧ уйдёт автоматически без всяких интеграторов
(если только частота гетеродина не нулевая).

А вот отбрасывание любого количества младших разрядов в любом месте DDC (кроме входа) приведёт к постоянке на выходе.
По-уму округление надо ставить везде, где отбрасываются разряды - мне помогло палка ушла с -80 до -120дБ.

Но -30дБ палка это явный косяк в коде, поэтому без выкладывания исходников похоже тут не обойтись.

Про DDC я не заметил,думал что постоянка с АЦП лезет. Сначала, действительно, нужно убедиться что нет ошибок в реализации DDC.