Почитайте про ATPG

Спасибо, я как бы в курсе.
Интересно, кстати, есть ли в реальности такие плисины (лень пересматривать даташиты)? И, если есть, то что будет тестировать INTEST: отконфигурированную юзеровскую логику, всю структуру ПЛИС или на выбор одно из двух?... Ну и вообще, какие есть микросхемы с поддержкой этой команды. А то я че-то не встречал таких пока...

Stuck-At / Delay / VLV / IDDQ - это модели отказов, на сколько я понимаю...а мне нужны методы их выявления...причем именно те, которые на фабрике применяют....

Если я куплю партию чипов, то хотя бы один их них точно откажет....читайте выше по топику, у коллеги сдох PLL... с тем же успехом мог помереть любой триггер. BIST это хорошо, можно еще и BILBO поюзать....можно все триггеры объединить в сдвиговый регистр и т.д. и т.п.....фантазировать можно до бесконечности...

Вопрос был именно про фабричное тестирование.



Мне кажется что должно быть такое для всех ПЛИС, просто это может быть скрыто от простых смертных...

В силу того, что XLNX - fabless компания, то к тестированию на всех технологических этапах предъявляются серьезные требования. Тестируют все - от пластин до корпусов.
На моей памяти, по микросхемам, поставленным по официальному каналу, отказов не было. Если нужен конкретный перечень тестов на фабрике, то уточните, пожалуйста, на каком этапе (резка пластины, упаковка кристалла, конечные тесты и т.д.), почему появилась такая потребность, и для каких типов микросхем (индустриальные, милитари, космические и пр.). При серьезном подходе вся эта эта информация может быть получена.

Интересует выходной контроль готового кристалла....для industrial исполнения....потребность появилась потому, что нет уверенность что что-то не дохлое...на рынке часто отбраковку пихают + почему все этим так интересуются, может я в гараже хочу ПЛИС-ы делать .... у вас есть информация по методам фабричного выходного контроля?


Ну это не значит, что их нет или не бывает....а доверять этим устройствам у меня нет оснований...разве что, если б они состояли из реле 1-го класса надежности =)

1) Интересно, Вы не доверяете фирме . Зачем тогда вам ее какието тесты.
А интелу, самсунгу, резисторам и конденсаторам значит верите просто??? На плате одна ПЛИС? Или у Вас для них тоже тесты по 9 приемке?
Почему требования только к Xilinx?
2) Сделать по такой технологии в гараже - , пожалуйста.
3) У Вас нет такого оборудования как у фирмы. Тестер стоит очень прилично. И он измеряет не только цифровые вещи,а их совокупность. Качество микросхемы это и уровни, и токи и гарантированная времянка(сертифицированоое оборудование). http://www.sovtest.ru/sites/default/files/J750_FLEX.pdf
Почитайте. Точносту установки строба, измеритель тока и т.д.....
4) Напишите и скажите как Вы будете тестировать хотя бы внутреннее ОЗУ или умножитель и сколько для этого тестов по Вашему нужно?

1) Тесты затем, что иногда компоненты отказывают.
3) Прочитайте внимательнее вопрос в заголовке темы.
4) Это фактически и есть вопрос, задаваемый в теме. Зачем его повторять?

1)Xilinx у меня ни разу не отказывал ( тестирую прям непрерывно с 1994 года по сейчас) . Года 4 работал работал в Scan (Xilinx distibutor) - об отказах не слышал ни разу ни от кого. Пилите если есть желание.
2)Если конечно умеете писать тесты на покрытие неисправностей.

Неполная индукция не имеет логической доказательной силы. Если вы о чём-то не слышали, это не значит, что его нет.

Спасибо больше за разрешение

Дело не в самих чипах, а в проектах. Правильно сделанный проектимеет хороший запас на аномальные внешние ситуации.

Что меня тревожит,- утеря заливки чипом. Ватч-дог, как способ перезаливки встречал для Альтеры..

Добавлю:

1) 100% микросхем на фабрике тестируют.
Отбраковывается ~5% (зависит сильно от качества производства).
Отбраковываются они всякими типами ATPG: Stuck-At / Delay / VLV / IDDQ....
2) Все ATPG имеют понятие coverage - т.е. сколько возможных мест поломок (faults) проверено относительно их максимального числа.
Сoverage=~80-99%
Это значит что порядка 10% возможных мест поломки не проверяется вообще!
3) При Сoverage=~80-99%, у конечного пользователя отказывает порядка ~5-10штук на милион (5ppm) (опять-же, зависит от производства)
4) Не обольщайтесь тем что Вы якобы смогли селектировать чипы на большую частоту.
Простой Вам вопрос - какой Сoverage Вашего теста (сигнатур)? Сколько пасов с задержками он проверяет?
5) без знания структуры чипа (а схема Xilinx у Вас есть?) нельзя сделать никакой адекватный тест с гарантированным Сoverage.


Сообщение отредактировал Torpeda - May 4 2012, 11:49

Да, похоже выходной контроль только на основе ATPG и выполняется, как показано на рисунке :



Видимо на сегодняшний день это самый прогрессивный метод...

1) ATPG относиться только к ЦИФРОВЫМ схемам
ATPG - это проверка соответствия силикона схеме
ATPG не проверяют правильность функционирования чипа в данный момент
2) Если чип иимеет аналоговый модуль (PLL напр.) то проверяется он функционально.
Для этого встраиваются целые тестовые структуры и блоки.
3) Если исключить методы контроля техпроцесса при производстве пластин, то на всех этапах, начиная с проверки готовых пластин и до упаковки, цифровые чипы какраз ATPG-ми и проверяються.
Как часто и какими - задаёт тест инженер.
ATPG это не только выходной контроль.



1) Ну роботы вообщето да - дорогие... Пластины без корпуса без робота вообще никак не проверить.... но....
2) Для прогона ATPG единичных корпусированных образцов можно хоть кустарно тестер сделать - читает 0\1 с текстового файла, дёргает пинами - вот вам и тест.
3) Другое дело как эти ATPG сделать для неизвестной схемы Xilinx. Это уже проблема.....

Сообщение отредактировал Torpeda - May 4 2012, 12:38

Ну и что? Сделаете Вы тест, допустим, всех триггеров, а микросхема откажет из-за одной некачественной приварки wirebond-соединения, причем отказывать будет на "вибрации" или на "температуре". Тогда будем разбираться, как сделать электронный микроскоп "в гараже"? Давайте решать проблемы по мере их поступления и не пытаться дублировать то, что уже сделано.

Ну вибростенды и термокамеры есть на большей части более-менее крупных предприятий поэтому приведенный Вами отказ "всплывет" довольно быстро. А вот что как быть если какая-то часть дизайна ,который работает скажем в непрерывном режиме лет эдак 5 , не использовалась из-за то того что условие включения данного куска схемы не возникало, а тут вдруг.... а часть тригеров на которых данная схема построена "залипла" а узнаем мы об этом постфактум. А ежели от нашего дизайна зависят жизни?
Удачи!!!