Возможно, задаю дурацкий вопрос. Извините.
Вопрос: можно ли оттестировать внутреннюю структуру FPGA, или тесты заканчиваются только тестом внешних соединений? Есть ли какой нибудь опыт в данной области?

А какая стоит задача?
Вы хотите узнать что LE, RAM раположеные в определенной области "работоспособны"?

Нужно сделать тестовую сигнатурную прошивку использующую как можно больше частей ПЛИС. Сигнатуры выводить на все пины. Сделал тест для Спартан 2Е 300к. Нашел из партии 30 штук 2 плиски с рабочими частотами в 450 МГц. Порадовался . Среди 200 штук не нашел ни одной неисправной, так что тест для проверки исправности в принципе не нужен для индустриальных плисок - они стопудово рабочие . Можно только отобрать самые быстрые.

Тест на исправность не нужен и для коммерческих - их все стопроцентно тестируют на фабрике, иначе представляете какая бы была веселуха? Что же касается отбора быстрых - то IMHO надежность и трудоемкость этого теста не окупится (с учетом стоимости чипов, которые не пройдут тест по скорости) - проще купить следующий скоростной индекс.

Большое спасибо всем за ответы.
Тестирование FPGA можно разделить на 2 части - тест электрических параметров помереных на пинах (с помощью JTAG), это сделать не трудно и тестирование самого ядра, которое включает в себя тест на функционирование макроселов и соединений. Я так понял, что задача тестирования ядра надумана, т.е. никто в своей практике не встречал дефектных. Если таких нет в природе, то и заниматься проверкой на функционирование не имеет смысла.

>Я так понял, что задача тестирования ядра надумана, т.е. никто в своей практике не встречал дефектных. Если таких нет в природе, то и заниматься проверкой на функционирование не имеет смысла.

Мне удалось подпалить Циклон2 EP2C8T144C8 - погорела PLL. Остальное всё в микросхеме работает.
Земли разные были, импульсные источники, не знаю, как удалось.
Т.е. дефектные микросхемы не продаются, но их можно легко сделать самостоятельно после покупки.

у Ксайлинса есть так называемое EASYPATH solution, в котором FPGA тестируется только для определенной прошивки, поэтому выход годных гораздо выше и стоимость сильно ниже

можно предположить, что, написав такую тестовую прошивку, можно выбрать среди изипасов максимально годные
НО, насколько я знаю, чем сложнее прошивка, тем меньше разница в цене между изипасом и "регулярным" виртексом

http://www.xilinx.com/products/easypath/index.htm

Вы что-то напутали. EASYPATH это аналог Алтеровской HardCopy. Идея не в том, что какую-то FPGA под какой0то проект тестируют, а в том, что по вашему проекту ее делают - берут одну из стандартных и в соответствии с Вашим нетлистом (или тому подобное) жестко "прожигают" ячейки и "кладут" провода. Вы эту "ПЛИС" больше уже программировать не сможете. Поэтому и цена дешевле - все лишнее и программируемое в ней отсутствует.

Не знаю, что там у Альтеры, но про EasyPath IMHO все же напутали Вы, а не yes.
Вот чего пишут ксайлинксы про EasyPath:

Is this a configurable device?
Yes. EasyPath FPGAs, having identical silicon as standard FPGAs, still need to be
configured at power-up with their tested, design-specific bitstreams

What flexibility features are available with EasyPath FPGAs?
For Virtex-5 and Virtex-4 EasyPath FPGAs only, designers can deploy EasyPath
FPGAs that support two designs. Xilinx will test EasyPath FPGAs to both designs
so that the single device can be configured and used in production with two
bitstreams. The customer must provide both bitstreams (which must share the same
pin-out) at design submittal.

Нет, это вы напутали. EasyPath - это именно отбраковка, ибо там можно прошивку чуть менять (например, drive strength и подобные мелочи), а также в последних (начиная с Virtex-5 кажется) можно вообще заказать EasyPath под две прошивки, и кристаллы будут работать с любой из двух.

Уважаемые гуру.
Существует в природе редактор, позволяющий вручную соединить входы-выходы макросела например к ногам кристалла?

Существует.
FPGA editor, входит в состав ISE (в webpack версии нет)

И все-таки хотелось бы узнать и мне и автору топика, наверное тоже. Как именно тестируют ПЛИС на фабриках, если они пишут для Altera => Stratix devices, all families are fully tested by Altera announcements.
И у Xilinx Xilinx introduced the Spartan-6Q and Virtex-6Q FPGA families... They are fully tested and qualified to operate in extreme temperatures.

Конечно, дорогие коллеги....можно включать свою фантазию с созданием прошивок, которые занимают наибольшее число макроселов с сигнатурным анализом и прочими наворотами...НО!
Вопрос про то, как же на самом деле тестируют их на заводах - остается открытым....ведь такой тест должен занимать небольшой промежуток времени производственного цикла!

Приезжал тут у нас как-то предаствитель Altera (некий Josef Stiskal)...но ничего внятного он мне на мой вопрос не смог ответить....обещал отправить запрос на завод- производитель....и с 20.12.2011 от него ни ответа ни привета....

Может кто обладает такой информацией?...или может помочь добыть из достоверных источников?

Нету никакого открытого вопроса - Stuck-At / Delay / VLV / IDDQ вам в помощь. Хотите узнать доподлинно как - купите чипов на несколько лямов и если один из них откажет устройте скандал может тогда вам и покажут что нибудь.

+ BIST конечно

Если ПЛИС поддерживает команду INTEST, то можно использовать JTAG. Эта команда как раз для таких целей и придумана. Но только вряд ли она ее поддерживает...

Почитайте про ATPG

Спасибо, я как бы в курсе.
Интересно, кстати, есть ли в реальности такие плисины (лень пересматривать даташиты)? И, если есть, то что будет тестировать INTEST: отконфигурированную юзеровскую логику, всю структуру ПЛИС или на выбор одно из двух?... Ну и вообще, какие есть микросхемы с поддержкой этой команды. А то я че-то не встречал таких пока...

Stuck-At / Delay / VLV / IDDQ - это модели отказов, на сколько я понимаю...а мне нужны методы их выявления...причем именно те, которые на фабрике применяют....

Если я куплю партию чипов, то хотя бы один их них точно откажет....читайте выше по топику, у коллеги сдох PLL... с тем же успехом мог помереть любой триггер. BIST это хорошо, можно еще и BILBO поюзать....можно все триггеры объединить в сдвиговый регистр и т.д. и т.п.....фантазировать можно до бесконечности...

Вопрос был именно про фабричное тестирование.



Мне кажется что должно быть такое для всех ПЛИС, просто это может быть скрыто от простых смертных...

В силу того, что XLNX - fabless компания, то к тестированию на всех технологических этапах предъявляются серьезные требования. Тестируют все - от пластин до корпусов.
На моей памяти, по микросхемам, поставленным по официальному каналу, отказов не было. Если нужен конкретный перечень тестов на фабрике, то уточните, пожалуйста, на каком этапе (резка пластины, упаковка кристалла, конечные тесты и т.д.), почему появилась такая потребность, и для каких типов микросхем (индустриальные, милитари, космические и пр.). При серьезном подходе вся эта эта информация может быть получена.

Интересует выходной контроль готового кристалла....для industrial исполнения....потребность появилась потому, что нет уверенность что что-то не дохлое...на рынке часто отбраковку пихают + почему все этим так интересуются, может я в гараже хочу ПЛИС-ы делать .... у вас есть информация по методам фабричного выходного контроля?


Ну это не значит, что их нет или не бывает....а доверять этим устройствам у меня нет оснований...разве что, если б они состояли из реле 1-го класса надежности =)

1) Интересно, Вы не доверяете фирме . Зачем тогда вам ее какието тесты.
А интелу, самсунгу, резисторам и конденсаторам значит верите просто??? На плате одна ПЛИС? Или у Вас для них тоже тесты по 9 приемке?
Почему требования только к Xilinx?
2) Сделать по такой технологии в гараже - , пожалуйста.
3) У Вас нет такого оборудования как у фирмы. Тестер стоит очень прилично. И он измеряет не только цифровые вещи,а их совокупность. Качество микросхемы это и уровни, и токи и гарантированная времянка(сертифицированоое оборудование). http://www.sovtest.ru/sites/default/files/J750_FLEX.pdf
Почитайте. Точносту установки строба, измеритель тока и т.д.....
4) Напишите и скажите как Вы будете тестировать хотя бы внутреннее ОЗУ или умножитель и сколько для этого тестов по Вашему нужно?

1) Тесты затем, что иногда компоненты отказывают.
3) Прочитайте внимательнее вопрос в заголовке темы.
4) Это фактически и есть вопрос, задаваемый в теме. Зачем его повторять?

1)Xilinx у меня ни разу не отказывал ( тестирую прям непрерывно с 1994 года по сейчас) . Года 4 работал работал в Scan (Xilinx distibutor) - об отказах не слышал ни разу ни от кого. Пилите если есть желание.
2)Если конечно умеете писать тесты на покрытие неисправностей.

Неполная индукция не имеет логической доказательной силы. Если вы о чём-то не слышали, это не значит, что его нет.

Спасибо больше за разрешение

Дело не в самих чипах, а в проектах. Правильно сделанный проектимеет хороший запас на аномальные внешние ситуации.

Что меня тревожит,- утеря заливки чипом. Ватч-дог, как способ перезаливки встречал для Альтеры..

Добавлю:

1) 100% микросхем на фабрике тестируют.
Отбраковывается ~5% (зависит сильно от качества производства).
Отбраковываются они всякими типами ATPG: Stuck-At / Delay / VLV / IDDQ....
2) Все ATPG имеют понятие coverage - т.е. сколько возможных мест поломок (faults) проверено относительно их максимального числа.
Сoverage=~80-99%
Это значит что порядка 10% возможных мест поломки не проверяется вообще!
3) При Сoverage=~80-99%, у конечного пользователя отказывает порядка ~5-10штук на милион (5ppm) (опять-же, зависит от производства)
4) Не обольщайтесь тем что Вы якобы смогли селектировать чипы на большую частоту.
Простой Вам вопрос - какой Сoverage Вашего теста (сигнатур)? Сколько пасов с задержками он проверяет?
5) без знания структуры чипа (а схема Xilinx у Вас есть?) нельзя сделать никакой адекватный тест с гарантированным Сoverage.

Да, похоже выходной контроль только на основе ATPG и выполняется, как показано на рисунке :



Видимо на сегодняшний день это самый прогрессивный метод...

1) ATPG относиться только к ЦИФРОВЫМ схемам
ATPG - это проверка соответствия силикона схеме
ATPG не проверяют правильность функционирования чипа в данный момент
2) Если чип иимеет аналоговый модуль (PLL напр.) то проверяется он функционально.
Для этого встраиваются целые тестовые структуры и блоки.
3) Если исключить методы контроля техпроцесса при производстве пластин, то на всех этапах, начиная с проверки готовых пластин и до упаковки, цифровые чипы какраз ATPG-ми и проверяються.
Как часто и какими - задаёт тест инженер.
ATPG это не только выходной контроль.



1) Ну роботы вообщето да - дорогие... Пластины без корпуса без робота вообще никак не проверить.... но....
2) Для прогона ATPG единичных корпусированных образцов можно хоть кустарно тестер сделать - читает 0\1 с текстового файла, дёргает пинами - вот вам и тест.
3) Другое дело как эти ATPG сделать для неизвестной схемы Xilinx. Это уже проблема.....

Ну и что? Сделаете Вы тест, допустим, всех триггеров, а микросхема откажет из-за одной некачественной приварки wirebond-соединения, причем отказывать будет на "вибрации" или на "температуре". Тогда будем разбираться, как сделать электронный микроскоп "в гараже"? Давайте решать проблемы по мере их поступления и не пытаться дублировать то, что уже сделано.

Ну вибростенды и термокамеры есть на большей части более-менее крупных предприятий поэтому приведенный Вами отказ "всплывет" довольно быстро. А вот что как быть если какая-то часть дизайна ,который работает скажем в непрерывном режиме лет эдак 5 , не использовалась из-за то того что условие включения данного куска схемы не возникало, а тут вдруг.... а часть тригеров на которых данная схема построена "залипла" а узнаем мы об этом постфактум. А ежели от нашего дизайна зависят жизни?
Удачи!!!

Возможно производители FPGA пользуются стандартной структурой для ATPG .... хотя тоже не факт.
Можете подробнее пояснить в чем "проблема" сделать ATPG для FPGA конкретного производителя?