Возможно, задаю дурацкий вопрос. Извините.
Вопрос: можно ли оттестировать внутреннюю структуру FPGA, или тесты заканчиваются только тестом внешних соединений? Есть ли какой нибудь опыт в данной области?

А какая стоит задача?
Вы хотите узнать что LE, RAM раположеные в определенной области "работоспособны"?

Нужно сделать тестовую сигнатурную прошивку использующую как можно больше частей ПЛИС. Сигнатуры выводить на все пины. Сделал тест для Спартан 2Е 300к. Нашел из партии 30 штук 2 плиски с рабочими частотами в 450 МГц. Порадовался . Среди 200 штук не нашел ни одной неисправной, так что тест для проверки исправности в принципе не нужен для индустриальных плисок - они стопудово рабочие . Можно только отобрать самые быстрые.

Тест на исправность не нужен и для коммерческих - их все стопроцентно тестируют на фабрике, иначе представляете какая бы была веселуха? Что же касается отбора быстрых - то IMHO надежность и трудоемкость этого теста не окупится (с учетом стоимости чипов, которые не пройдут тест по скорости) - проще купить следующий скоростной индекс.

Большое спасибо всем за ответы.
Тестирование FPGA можно разделить на 2 части - тест электрических параметров помереных на пинах (с помощью JTAG), это сделать не трудно и тестирование самого ядра, которое включает в себя тест на функционирование макроселов и соединений. Я так понял, что задача тестирования ядра надумана, т.е. никто в своей практике не встречал дефектных. Если таких нет в природе, то и заниматься проверкой на функционирование не имеет смысла.

>Я так понял, что задача тестирования ядра надумана, т.е. никто в своей практике не встречал дефектных. Если таких нет в природе, то и заниматься проверкой на функционирование не имеет смысла.

Мне удалось подпалить Циклон2 EP2C8T144C8 - погорела PLL. Остальное всё в микросхеме работает.
Земли разные были, импульсные источники, не знаю, как удалось.
Т.е. дефектные микросхемы не продаются, но их можно легко сделать самостоятельно после покупки.

у Ксайлинса есть так называемое EASYPATH solution, в котором FPGA тестируется только для определенной прошивки, поэтому выход годных гораздо выше и стоимость сильно ниже

можно предположить, что, написав такую тестовую прошивку, можно выбрать среди изипасов максимально годные
НО, насколько я знаю, чем сложнее прошивка, тем меньше разница в цене между изипасом и "регулярным" виртексом

http://www.xilinx.com/products/easypath/index.htm

Вы что-то напутали. EASYPATH это аналог Алтеровской HardCopy. Идея не в том, что какую-то FPGA под какой0то проект тестируют, а в том, что по вашему проекту ее делают - берут одну из стандартных и в соответствии с Вашим нетлистом (или тому подобное) жестко "прожигают" ячейки и "кладут" провода. Вы эту "ПЛИС" больше уже программировать не сможете. Поэтому и цена дешевле - все лишнее и программируемое в ней отсутствует.

Не знаю, что там у Альтеры, но про EasyPath IMHO все же напутали Вы, а не yes.
Вот чего пишут ксайлинксы про EasyPath:

Is this a configurable device?
Yes. EasyPath FPGAs, having identical silicon as standard FPGAs, still need to be
configured at power-up with their tested, design-specific bitstreams

What flexibility features are available with EasyPath FPGAs?
For Virtex-5 and Virtex-4 EasyPath FPGAs only, designers can deploy EasyPath
FPGAs that support two designs. Xilinx will test EasyPath FPGAs to both designs
so that the single device can be configured and used in production with two
bitstreams. The customer must provide both bitstreams (which must share the same
pin-out) at design submittal.

Нет, это вы напутали. EasyPath - это именно отбраковка, ибо там можно прошивку чуть менять (например, drive strength и подобные мелочи), а также в последних (начиная с Virtex-5 кажется) можно вообще заказать EasyPath под две прошивки, и кристаллы будут работать с любой из двух.

Уважаемые гуру.
Существует в природе редактор, позволяющий вручную соединить входы-выходы макросела например к ногам кристалла?

Существует.
FPGA editor, входит в состав ISE (в webpack версии нет)

И все-таки хотелось бы узнать и мне и автору топика, наверное тоже. Как именно тестируют ПЛИС на фабриках, если они пишут для Altera => Stratix devices, all families are fully tested by Altera announcements.
И у Xilinx Xilinx introduced the Spartan-6Q and Virtex-6Q FPGA families... They are fully tested and qualified to operate in extreme temperatures.

Конечно, дорогие коллеги....можно включать свою фантазию с созданием прошивок, которые занимают наибольшее число макроселов с сигнатурным анализом и прочими наворотами...НО!
Вопрос про то, как же на самом деле тестируют их на заводах - остается открытым....ведь такой тест должен занимать небольшой промежуток времени производственного цикла!

Приезжал тут у нас как-то предаствитель Altera (некий Josef Stiskal)...но ничего внятного он мне на мой вопрос не смог ответить....обещал отправить запрос на завод- производитель....и с 20.12.2011 от него ни ответа ни привета....

Может кто обладает такой информацией?...или может помочь добыть из достоверных источников?

Нету никакого открытого вопроса - Stuck-At / Delay / VLV / IDDQ вам в помощь. Хотите узнать доподлинно как - купите чипов на несколько лямов и если один из них откажет устройте скандал может тогда вам и покажут что нибудь.

+ BIST конечно

Если ПЛИС поддерживает команду INTEST, то можно использовать JTAG. Эта команда как раз для таких целей и придумана. Но только вряд ли она ее поддерживает...