имхо, XP2 замечательное семейство - по времянке у меня получается получше S3
ну и при этом в мелких ПЛИСинах есть программируемый AES ключ, то есть возможно распространение прошивок по сети

у Альтеры вообще такого нет (батарейка отстой), а в Ксайлинсах, только в старших S6
поэтому, имхо, для некоторых проектов безальтернативный пока вариант

----------

upd: в Латтисе жгут - они там MachXO2 обещают в корпусе 3х3мм вполне взрослую ПЛИСину

Не согласен, у альтеры энергонезависимое хранение ключа есть в Arria и Stratix (начиная со StartixII)


Да, тоже впечатлило.
Только хорошо бы у MachXO2 с питанием такой же засады как у ECPx не получилось...

Латтисовские ПЛИСины имеет смысл сравнивать со спартанами/циклонами, а не топовыми ПЛИС
ну и я, если честно, не знал про Arria и Stratix. там ОТР или перезаписываемый ключ?

под MACHO, купился на дикие мегагерцы в даташите, но после танцев с бубном на своем проекте, я выжал те же частоты что и на максе2. А в конце концов решили вообще выкинуть цплд, и запихать ее функциональность в ПЛИС.

Согласен, но Вы писали, что "у Альтеры вообще такого нет". Ан есть


У разных семейств по-разному. В Stratix II было только OTP, у семейств поновее есть и ОТП, и перезапись, и возможность хранения в ОЗУ.


Осталось чуть-чуть подождать MAX V (анонсируют в декабре, сэмплы обещают в январе) - они будут выпускаться по 180-нм технологии, но должны быть пошустрее, чем MAX II.
Хотя, после того, как я бегло просмотрел описалово MAX V и MachXO2, последние мне понравились больше. Правда, на быстродействии я не фокусировался.

Посмотрел LatticeXP2 Standard Evaluation Board: прошивка сypress хранится в MachXO, на сайте в Design Files есть файл прошивки MachXO в свободном скачивании реализующий "This is the default bitstream for the MachXO device on the LatticeXP2 Standard Evaluation Board. This bitstream implements the USB download capability on this board". В общем все есть для реализации USB download кабеля на сypress и MachXO .

Мои пять копеек. Я сделал x4 Gen1 PCI Express контроллер на Lattice ECP2M. На этой же FPGA сидит SO-DIMM DDR2-400 + 4-канальный SerDes на 2.5 Гбит/с по каждой линии. Плисина стоит около $200. Ничего похожего за эти деньги у других производителей пока не видел. Хотя гемор с Lattice тот еще, конечно.

Вот только схемы на сайте нет.

мужики, есть подвижки в теме или всё так и заглохло?

У китайцев есть. Стоит ли заморачиваться ... ?

А почему не получается просто содрать FTDI из MachXO2 Breakout Board? Или вовсе использовать эту плату, чтобы не тратить время - она сейчас по забугорным ценам 29USD

Оказывается схему USB2 jtag адаптера Lattice давно уже выложила.

http://www.latticesemi.com/documents/an8082.pdf

Может просто плохо искали? Поглядите на Спартан6.

Спартан 6 в принципе не поддерживает 8 DQS групп для SDRAM, стандартная PCIe корка поддерживает только 1x. А вот ECP2M имеет аппаратную поддержку порядка 20 DQS групп и стандартную корку для PCIe 4x. Хотя, может быть, есть какие корки и для PCIe 4x на спартане, лишние передатчики то у него есть, но вот с памятью там никак.
И в 2010 году Спартан 6 ещё даже не вышел, вроде, а проект ещё раньше начинался.

А зачем, простите, необходимо так много DQS групп? Я просто не могу представить себе приложения, в которых нужна такая высокая скорость обращения к памяти. PCIe в Спартане6 действительно только на 1 lane. Но ведь это - аппаратный блок. Никто не мешает вам прикрутить софтверную корку для 4 lane используя GTP для физического уровня. Что значит "с памятью никак"? В 2010 году я уже делал на Спартане6 рабочую железку. Тоже кстати, с PCIe и DDR2 SDRAM. Надо было 4 lane, пользовал геннумовский бридж GN4124.