Цитата(VCO @ Aug 20 2012, 13:15)

Ещё бы неплохо было бы уточнить форму импульса, а то ведь импульсы разные бывают...
Пожалуй Вы правы, в контексте данной задачи я подразумевал прямоугольную последовательность импульсов.
Цитата(Alex11 @ Aug 18 2012, 00:08)

Сдвиговый регистр с параллельной загрузкой на PECL и FPGA для его загрузки. Если сделать 16 разрядов сдвига, то время загрузки 16 нс уже вполне разумное для средненькой FPGA. Можно, наверное и на одной FPGA, которая имеет встроенный SERDES гигабитный.
На одной FPGA идеальный вариант, спасибо за наводку.
Цитата(Victor® @ Aug 20 2012, 16:51)

Чует мое сердце, что можно DDR триггерами в FPGA обойтись.
Вы это про формирование строба записи или про генерацию последовательности импульсов?