Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Генератор последовательности импульсов
Форум разработчиков электроники ELECTRONIX.ru > Аналоговая и цифровая техника, прикладная электроника > Цифровые схемы, высокоскоростные ЦС
aat_81
Требуется сделать генератор последовательности импульсов. Длительность импульса ~1нс. Последовательность должна состоять из 1000 импульсов и иметь возможность программироваться пользователем(пример: 11010011....). Реконфигурация на лету не требуется, достаточно один раз задать и забыть. Подскажите в каком направлении двигаться? Может быть имеются готовые решения данного вопроса? Спасибо.
Alex11
Сдвиговый регистр с параллельной загрузкой на PECL и FPGA для его загрузки. Если сделать 16 разрядов сдвига, то время загрузки 16 нс уже вполне разумное для средненькой FPGA. Можно, наверное и на одной FPGA, которая имеет встроенный SERDES гигабитный.
VCO
Ещё бы неплохо было бы уточнить форму импульса, а то ведь импульсы разные бывают...
Victor®
Цитата(Alex11 @ Aug 17 2012, 23:08) *
Сдвиговый регистр с параллельной загрузкой на PECL и FPGA для его загрузки. Если сделать 16 разрядов сдвига, то время загрузки 16 нс уже вполне разумное для средненькой FPGA. Можно, наверное и на одной FPGA, которая имеет встроенный SERDES гигабитный.


Оно-то так... но надо подумать как формировать строб записи.
Если в лоб - надо считать 16 импульсов на 500 MHz.
Чует мое сердце, что можно DDR триггерами в FPGA обойтись.
aat_81
Цитата(VCO @ Aug 20 2012, 13:15) *
Ещё бы неплохо было бы уточнить форму импульса, а то ведь импульсы разные бывают...

Пожалуй Вы правы, в контексте данной задачи я подразумевал прямоугольную последовательность импульсов.

Цитата(Alex11 @ Aug 18 2012, 00:08) *
Сдвиговый регистр с параллельной загрузкой на PECL и FPGA для его загрузки. Если сделать 16 разрядов сдвига, то время загрузки 16 нс уже вполне разумное для средненькой FPGA. Можно, наверное и на одной FPGA, которая имеет встроенный SERDES гигабитный.

На одной FPGA идеальный вариант, спасибо за наводку.

Цитата(Victor® @ Aug 20 2012, 16:51) *
Чует мое сердце, что можно DDR триггерами в FPGA обойтись.

Вы это про формирование строба записи или про генерацию последовательности импульсов?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.