реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Генератор последовательности импульсов
aat_81
сообщение Aug 17 2012, 19:13
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 148
Регистрация: 2-11-06
Из: N.Novgorod
Пользователь №: 21 891



Требуется сделать генератор последовательности импульсов. Длительность импульса ~1нс. Последовательность должна состоять из 1000 импульсов и иметь возможность программироваться пользователем(пример: 11010011....). Реконфигурация на лету не требуется, достаточно один раз задать и забыть. Подскажите в каком направлении двигаться? Может быть имеются готовые решения данного вопроса? Спасибо.
Go to the top of the page
 
+Quote Post
Alex11
сообщение Aug 17 2012, 20:08
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 2 106
Регистрация: 23-10-04
Из: С-Петербург
Пользователь №: 965



Сдвиговый регистр с параллельной загрузкой на PECL и FPGA для его загрузки. Если сделать 16 разрядов сдвига, то время загрузки 16 нс уже вполне разумное для средненькой FPGA. Можно, наверное и на одной FPGA, которая имеет встроенный SERDES гигабитный.
Go to the top of the page
 
+Quote Post
VCO
сообщение Aug 20 2012, 09:15
Сообщение #3


Voltage Control Output
******

Группа: Свой
Сообщений: 4 598
Регистрация: 21-07-09
Из: Kursk
Пользователь №: 51 436



Ещё бы неплохо было бы уточнить форму импульса, а то ведь импульсы разные бывают...


--------------------
Слово - не воробей, вылетит - не пощадит
Go to the top of the page
 
+Quote Post
Victor®
сообщение Aug 20 2012, 12:51
Сообщение #4


Lazy
******

Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76



Цитата(Alex11 @ Aug 17 2012, 23:08) *
Сдвиговый регистр с параллельной загрузкой на PECL и FPGA для его загрузки. Если сделать 16 разрядов сдвига, то время загрузки 16 нс уже вполне разумное для средненькой FPGA. Можно, наверное и на одной FPGA, которая имеет встроенный SERDES гигабитный.


Оно-то так... но надо подумать как формировать строб записи.
Если в лоб - надо считать 16 импульсов на 500 MHz.
Чует мое сердце, что можно DDR триггерами в FPGA обойтись.


--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
Go to the top of the page
 
+Quote Post
aat_81
сообщение Aug 20 2012, 20:46
Сообщение #5


Частый гость
**

Группа: Свой
Сообщений: 148
Регистрация: 2-11-06
Из: N.Novgorod
Пользователь №: 21 891



Цитата(VCO @ Aug 20 2012, 13:15) *
Ещё бы неплохо было бы уточнить форму импульса, а то ведь импульсы разные бывают...

Пожалуй Вы правы, в контексте данной задачи я подразумевал прямоугольную последовательность импульсов.

Цитата(Alex11 @ Aug 18 2012, 00:08) *
Сдвиговый регистр с параллельной загрузкой на PECL и FPGA для его загрузки. Если сделать 16 разрядов сдвига, то время загрузки 16 нс уже вполне разумное для средненькой FPGA. Можно, наверное и на одной FPGA, которая имеет встроенный SERDES гигабитный.

На одной FPGA идеальный вариант, спасибо за наводку.

Цитата(Victor® @ Aug 20 2012, 16:51) *
Чует мое сердце, что можно DDR триггерами в FPGA обойтись.

Вы это про формирование строба записи или про генерацию последовательности импульсов?
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th July 2025 - 18:00
Рейтинг@Mail.ru


Страница сгенерированна за 0.01368 секунд с 7
ELECTRONIX ©2004-2016