Увидел-таки квартус 12 в qsys компоненты из 11-ого квартуса.

Компонент который раньше в 11-ом работал, теперь выдает ошибку:



Причем qsys генерится нормально, без ошибок.

ЧТо он хочет-то?

Пришлось банально создать компонент заново.

Еще глюк (на мой взгляд) нашел.
Когда в QSYS создаю компонент, он tcl запихивает в проект а не в папку с sv файлом компонента. В старом ква было не так. Это просто суперидиотизм.

Вижу, что в этой теме очень активно идет обсуждение, поэтому в ней еще один вопрос поставлю...
Есть SDRAM память, к ней через clock crossing bridge подключен ниос.
К этой же памяти напрямую подключен самодельный компонент, который только читает память. При этом используется сигнал lock, чтобы чтение пакетами обеспечить. Сигналтаб смотрю - чтение идет нормально, есть промежутки между пакетами.
Но ниос в этом случае не грузится, пишет что нет отклика и все.
Попробовал подключить свой самодельный компонент через еще один clock crossing bridge (бесполезное звено), в этом случае ниос начинает работать. Но из-за этого бриджа чтение идет очень медленно.
Что может не нравиться ниосу и как заставить clock crossing bridge работать быстрее?

Получается, приоритет за вашим компонентом, а ниос - по остаточному принципу? Может лучше классически - DMA и приоритет за ниосом?

Парни, убрал сигнал lock из шины, ниос стал грузиться.
Чё он ему не нравится, как без этого сигнала обеспечить пакетное чтение?


Разве что SGDMA, т.к. мне надо AMM -> Stream.
Да и все равно не удобно использовать для работы с video IP. А самодельный компонент маленький к тому же получается.

Последнюю документацию проверяли? может в 12ой версии были какие нибудь изменения в работе шины.

да я так мельком глянул, что-то там вообще про этот сигнал ничего не видел

Еще вопрос:
Создаю компонент, который начинается вот так:



создаю в qsys компонент, он вроде бы увидел эти параметры. Однако через GUI созданного коспонента параметры хоть меня хоть не меняй - он все равно берет те значения, что в файле прописаны. Ему как-то иначе надо параметры объявлять?

Вроде бы все также как и в предыдущей версии, только он теперь называется не arbiterlock, a lock.

А у кого-нибудь есть примеры использования этого сигнала? У меня когда я использую lock хотя бы в одном компоненте, остальные компоненты (подключенные на ту же память) вообще теряют доступ к шине, вечный witrequest. Сигнал lock полностью повторяет сигнал read. А read устанавливается и держится пока не прочитает 512 слов.
В спецификации что-то не увидел примера. А в 11 ква все работало без проблем.

Гляньте сюда: http://www.altera.com/support/kdb/solutions/spr361596.html

Ага, я это уже нашел. И перевел чтение-запись на burst, вроде бы работает нормально.

и burst-ы не прерываются (а раньше вроде прерывались)