Спасибо за ответ. Есть еще несколько вопросов.
Цитата
However, when the initialization latch is programmed, there is
an additional internal reset pulse applied to the R and N counters.This pulse ensures that the N counter is at a load point when
the N counter data is latched, and the device will begin counting
in close phase alignment.
Выходит нужно просто загрузить одинаковые значения в initialization latch и function latch?
Цитата
Аппаратно усыпляет микросхему сигнал CE. Если он прибит гвоздями к "1", то можно программно.
Вам power down всей микросхемы или только детектора?
Для начала интересует каким будет сигнал CE, если порт CE схемы ни к чему не подключен?
Цитата
Попробуйте CP Three-State бит
С этим понятно.
Цитата
А так, судя по описанию, биты PD1 и PD2.
Если к примеру CE PIN = 1, PD2 = 1, PD1 = 1. Выбран режим Synchronous Power-Down. Так вот интересно каким сигналом синхронно отключается питание.
Цитата
current setting (две штуки - два профиля. Я не использую обычно переключение между профилями). Ток детектора используется при расчётах петли. Общий принцип - чем больший ток обеспечивает детектор - тем меньшие номиналы резисторов в фильтре петли можно использовать - тем меньше внеполосные шумы синтезатора. Если детектору надо управлять несколькими ГУН с отличающейся чувствительностью по управлению и нет возможности скомпенсировать это усилением петли - тогда можно изменять ток детектора на разных поддиапазонах.
Тут интересует что записывать в function latch и Initialization lanch в биты отвечающие Current Setting 1 и 2. Я так понимаю по умолчанию используется Current Setting 1 (когда FastLock отключен). С его помощью задается ток на выходе CP пот таблице ниже?
Какие сопротивления имеются ввиду в таблице?
Пример кода хорош. Но там часть. Где увидеть полную версию. Скачал файл TC1-Oct-04-2012, зайдя по ссылке, но нужного не увидел.
Сообщение отредактировал Makeda - Oct 18 2012, 09:08
Эскизы прикрепленных изображений
 Уменьшено до 54%
376 x 155 (13.91 килобайт)
|