Ant_m спасибо, действительно работает!

Не получается передать свойства компонента из PCB Editor в Design Entry.
В результате в схеме либо ничего не меняется. Либо, если компонент был добавлен в PCB, на схему он выгружается с пустыми полями атрибутов, кроме LOCATION. В результате feedback вылетает с ошибкой.
Требуется передать 2 аттрибута: VALUE и PART_NUMBER. Мучаюсь уже второй день
Как с этим бороться?

Ниже собственно процесс:

Свойства компонента на плате:


Настройки packager - свойства VALUE и PART_NUMBER добавлены.


таблица Property Flow Setup (не знаю зачем она нужна, никакого влияния не заметил)


Делаю Design diffirence - показан добавленный конденсатор.


Через менюшку внесения изменений размещаю конденсатор на схеме - атрибуты не заполняются!!!!



Делаю import physical, естественно он затыкается на feedback и пишет:

Ant_m
А главное не сказали... Он есть в PPT?

Есть конечно. Все компоненты добавлются только существующие.
PPT не находится потому что из PCB Editor поле PART_NUMBER приходит пустое. Вопрос в том как это свойство заполнить.

А ограничение на длину там стоит правильное?
Другие детальки передаются?

Про ограничению - не знаю, не сталкивался. Длинна свойств 20 - 30 символов. (И если это длинна, то почему поле VALUE с длинной 3-5 символов тоже не передается?).
Другие детальки не пробовал. Изменяются/добавляются только 2 компонента - конденсаторы разных типов.

Ограничение задается, найдите его и проверьте, вдруг неправильное стоит. Ну и другие детальки тоже проверить не мешает. А почему вообще все наоборот делаете, зачем два дня мучиться, когда можно на схему выставить и экспортнуть?

Ограничение на длинну я нашел, выставлено 31 символ.
С другими детальками проверить сложнее, эти конденсаторы добавлются в процессе работы с Power Integrity. Но думаю что и с остальными тоже, я попробовал добавить компонент через Logic->Part list, Schematic components и компонент добавляется без поля VALUE.
На схему заранее их ставить очень не удобно, требуемое количество неизвестно, придется делать кучу иттераций: моделирование-добавление в схему-моделирование-удаление лишних. А ставить с запасом тоже вызывает проблему - поиска и удаления ненужных конденсаторов.
Мне интересно знать это только у меня такая проблема или вообще в софте?

А, я забыл что Вы с power integrity ковыряетесь... Вы так и не написали, как проблема решилась. Видимо, она окончательно не решилась, и из-за этого теперь вылезла и данная проблема. Если через schematic components добавляется без value, то явно проблема не в процессе трансляции. Дальше не знаю, что и сказать... От Вас нужно больше информации.
Все-таки я бы попробовал просто выставить пару левых компонентиков без power integrity, чтобы сузить круг поиска.

Вот скажите мне, где Вы увидели, что при бэканнотации вообще компоненты должны добавляться на схему? Вы сейчас используете какую-то дыру в софте, которая позволяет это делать и требуете, чтобы она работала правильно...

Из хэлпа:

"Backannotating to Allegro Design Entry HDL or System Connectivity Manager

When you swap gates, change properties and constraints, rename reference designators and execute netlist-driven engineering change orders (ECOs) to a layout (that cause it to become logically out of synchronization with its associated schematic), you need to communicate those changes back to the schematic. This process is called backannotation.

Backannotating documents changes to reference designators and physical pin numbers, as well as, properties specified by pxlBA.txt. To perform properly, the design logic and physical layout must match. If parts exist in the schematic that are not in the design (or vice versa) or if schematic connectivity does not match the physical layout, the layout editor identifies these differences.

If you use logic/net logic to create, rename, or remove nets and assign or unassign pins to them, these changes cannot backannotate to the schematic or logic design files. In System Connectivity Manager, only those properties specified in the Setup dialog box in the Property Flow section are also chosen in the backannotate."

Ни о каком добавлении компонентов на схему речь не идет.

Uree эта "дыра" в софте называется Design Synchronization. И я не говорил что использую для этого backannotation. Хотя backanotation и входит в процесс синхронизации.
Можете сами проверить:
Добавьте на плату компонент, Logic -> Part logic
Потом запустите Design diffirences...
Вылезет окошко примерно такого вида, в котором указано что есть компонент на плате, но его нет на схеме.


Запускаете синхронизацию схемы: Sync -> Update Design Entry schematic, соглашаетесь на добавление компонента в схему.
Желательно перед этим иметь запущенный Design Entry, иначе вас попросят его запустить.
Потом в окошке выбираете компонент, жмете Execute и в Design Entry выбираете место куда его поставить.


Но проблема в том что компоненты выгруженные таким образом не имеют необходимых свойств. (VALUE, PART_NUMBER).


Уже попробовал - случайно удалил резистор из схемы, выгрузил его из платы. Все точно также, свойств нет.
И это точно не проблема связанная с Power Integrity. Оно работает, в чем была причина тогда, я не понял.

Vitan, прошу прощения, был не прав. Но в хэлпе действительно не найти упоминаний о процедуре добавления компонентов "в обратном направлении".
А на самом деле все работает, неудобно, но работает.
Что именно неудобно: в случае проекта Concept HDL - Allegro PCB и библиотек для такого маршрута мало стандартных настроек для проектирования в прямом направлении. Чтобы добавлять компоненты, определенные в либах, с их атрибутами, нужно принудительно в настройках проекта указать пути ко всем PTF-файлам(реально к каталогам, где они лежат) с компонентами, которые хочется добавить:



Тогда в меню Logic -> Part Logic... работает функция поиска и добавления компонентов из библиотек:



Почему-то обратная упаковка использует другие директивы, не глядя в файл cds.lib

В итоге все работает - можно добавлять библиотечные компоненты в РСВ и им в схеме, в момент установки, автоматом прописываются библиотечные атрибуты. Если это реально необходимо, то получится так сделать. Другое дело, что например в наших либах на данный момент 563 PTF-файла. Конечно, не все из них нужны, не все нужно добавлять, но... со схемы все-таки куда удобней работать
Так что успехов в освоении обратного проектирования!

Дык это как бы понятно. Не используется это потому что при работе в редакторе платы cds.lib вообще не нужен. Это принадлежность логического проекта, но не физического.
Точнее, можно выбрать, из какого проекта .cpm (и как следствие cds.lib) выбирать компоненты при нажатии этой кнопки, если плата открыта отдельно от концептовского проекта. Там просто открывается диалог выбора .cpm, когда нажимаешь на кнопку просмотра.


Это кому как. Насчет кучи ptf-файлов: там на скриншоте есть галочка "merge", это должно облегчить страдания. Совсем от них избавиться можно было бы, если бы система поддерживала базы данных, но тут у нас с Вами исторические разногласия поэтому дальше убеждать не буду. К этому надо прийти самостоятельно.

На самом деле, проблема, описанная Ant_m в топике про power integrity, есть. Я тоже попробовал выставить на плату компонент из своей либы, получил ровно ту же ошибку, не упаковывается, ибо не видит ptf. В моем случае схемы нет вообще, поэтому проблема явно в настройках писибишной части. Я пока не исследовал подробно, но Ant_m утверждает, что упоминания про ptf в этой части нету, что логично. Поэтому мой вывод: копать дальше в PCB Editor-е. Меня тоже зацепило, попробую докопаться.

Пока одна мысль: при отсутствии схемы, и, как следствие, cds.lib и .cpm, идет попытка найти ptf для упаковки в текущем каталоге с дополнительным фиксированным подкаталогом "ptfdir". Об этом говорит сообщение в консоли.

Надо попробовать подсунуть туда реальный ptf...

Я вначале без никаких настроек и пробовал добавить компонент, а получилось только после установки пути к требуемому ПТФу. Merge боюсь здесь не поможет - если ПТФы физически лежат в разных местах, то сначала к ним ко всем надо указать пути, а потом уже смешивать в один.
По буквам "ptf" и "ppt" настроек в PCB Editor нет. Поэтому откуда брать компоненты в случае любой другой связки мне совершенно непонятно. Да и используемый в данном случае Design Differences тоже похоже заточен конкретно под связку HDL-PCB - он же запускает только Packager в прямом и обратном направлении и в меню присутсвуют только апдейты схемы в HDL и платы в РСВ. С другими системами явно как-то иначе надо поступать.

Uree, добавил пути к PTF файлам в настройках Packager, но все равно свойств автоматом у меня не добавляет...
У меня есть стойкое подозрение что у вас это работает из-за того что дублированы key и injected property (VALUE, PART_NUMBER).
Во всяком случае это единственное отличие которое я смог найти. Если это действительно так, то вопрос можно закрывать - всю библиотеку переделывать мне никто не даст.