Хотелось бы практическую схему посмотреть. Если это на "обычной логике", на CPLD или на FPGA - то неглядя фтопку, если на высокоскоростных PECL/ECL и "обычной логике", то сначала посмотреть, а затем фтопку!

Это не автора возражения. Ему только погудеть в некие цифровые схемы. 30-ю разрядами. Подножный корм для такой поделки навскидку около 1 т.р.

Вообще заинтересовала идея AD9912. Судя по эволюхе, всё просто делается. Практически на коленках.

Цена AD9912 130-150 долларов
как за хороший процессор

Может на нём и остановиться уже?

_pv
А как у них с шагом перестройки на больших частотах? Остаётся таким же мелким? (до 100 мгц)

У него шаг не зависит от выходной частоты, а определяется разрядностью управляющего слова, а также зависит от тактовой частоты.
На AD9912 и AD9910 уже сделано много приложений, можно и готовые проекты найти...

у ad9954 (9951/52/53) тактовая 400МГц и 32 разряда, что соответсвует шагу по частоте в ~0.093Гц.
можно, кстати, еще готовых плат поискать, помимо официального АДшного кита:
http://www.minikits.com.au/electronic-kits...asic-AD9954-DDS

у ad9912 тактовая 1000МГц и 48 разрядов, что соответсвует шагу по частоте в ~0.00000355Гц.
так как это просто дискретность приращения фазы, то шаг по частоте всегда постоянный и от частоты не зависит.

Где-то час искал приложения на 9912, не нашёл.. Так чтоб эволюху готовую найти.. Есть только оригинал, за 30-40 тысяч.

Но оригинал, уж слишком она бестолковая. Зачем мне подключение к компьютеру? И питание даже не развели..

Готовую конечно взять лучше. Я с аналоговыми цепями никогда не работал.

О.. Мне вот эта статейка понравилась. А то прям стыдно, быть таким нулём в DDS

Начал немного разбираться в теме и подумал, зачем мне гигагерцовый DDS, если 100-200 мгц вообще позаглаза? Может взять кристаллик попроще?

AD9852, 48 бит. Компаратор есть.

Спуры и параметры ацп ведь для меня не так важны..

Микросхема вроде доступная, хотя полезно заглянуть в сравнительную таблицу DDS-ов на сайте AD. Тактовый генератор до 300 МГц, значит, сигнал можно получить где-то до 120 МГц (после ФНЧ). С внутренним уножителем частоты - это удобно, можно подавать на вход 15 МГц. Даташит подробный, приведена схема демо-платы.

Я бы на FPGA сделал, шаг практически не ограничен, с несколькими диапазонами, с выводом на ЖК идикатор. Циклон-3(EP3C5) например стоит ~400руб.

Если Вам нужен генератор до 100 МГц, то нужна тактовая не ниже 250 МГц (а лучше 400 и выше). И в DDS не АЦП, а ЦАП.

А вот это наврядли...

Я бы тоже, тока хрень получится, а не генератор...

Т.е. вы делали на ПЛИС ?.

Нет, бог миловал. У элементов ПЛИС слишком большой джиттер, чтобы на них можно было сделать синтезатор или генератор с мало-мальски приличными характеристиками. Ну и шаг 0,1 Гц до 100 МГц как вы реализуете? Я не думаю, что кто-либо заморачивался на разработку и производство микросхем дробночисленных ФАПЧ и DDS, если бы тоже самое можно было бы сделать на CPLD или "обычной логике".

Нужно определиться с требованиями по точности и джиттеру, из них следуют цена и размеры.
0.1 Гц на 100 МГц это точность 10-9. В $100 уложиться будет очень трудно)
Если на столе есть приличный генератор синуса от R&S или Agilent, сделайте буфер-формирователь и будет Вам счастье.
Такой сигнал даже на АЦП подать не стыдно - проверял.

Повторю, нет никаких требований, кроме диапазона и шага, и, соответственно, никаких причин для фтопок и прочих крайностей.

Автор собирается отлаживать этим ящиком некие цифровые схемы. Неведомо как, зачем и почему. Потому что если бы это было стандартным способом в этой отрасли, то такие ящики предлагали бы в каждом ларьке на каждом углу.

Но судя по желаемой им цене такого ящика, он вероятнее всего просто испытывает временные трудности с какой-то одной "цифровой схемой", "отладить" которую, как ему кажется, и поможет такой ящик.