Господа, нужно порулить с помощью одного FSMC 3-мя дисплеями.

Когда-то делал на AVR 2 дисплея - соединял все пины параллельно, и раздельные CS и так по очереди выводил.
Сейчас же планиурется 3 дисплея на контроллере ILI9325 и камень типа STM32F407.
Насколько я понял при беглом знакомстве, CS подсоединяется к определенному выходу FSMC, который управляется аппаратно.
А как управлять одним FSMC 3-мя устройствами?
Может быть CS отсоединить от FSMC, и управлить им отдельно, ногодрыганьем, а контроллер пусть думает, что управляет одним дисплеем?

В принципе, чистым ногодрыгом реализовать эту задачу можно, но хочется с помощью FSMС. Видео крутить не буду, но хочется использоать скорость по максимуму.
Спасибо.

i80/18
/CS и старшие адреса данные через логику ИЛИ-НЕ

Напрягает необходимость дополнять данные битами чипселекта.


Сообщение отредактировал _Pasha - Feb 22 2013, 10:06

То есть это будет имитация микросхемы памяти с втрое большим адресным пространством? Я правильно понял?

К сожалению, туда нужен интерфейс не мультиплексированный, чтобы повысить быстродействие и при этом не ловить глюков с фронтами(шинники ведь никто не будет ставить?).
Два бита не влезают, надо их на адреса отображать, причем это D0 D9, Кодировка пикселя еще та получается.
дальше RS и селекты индикаторов. 6 адресных линий.
В связи с чем и вопрос: а оно того стОит, так мучаться?

А это вы о чем?
Если о 3-х дисплеях - так это техзадание.
Если о FSMC - ну не знаю, ногодрыг будет еще проще. У меня есть китайская плата, где 16-ти битная шина на STM32F103 разнесена на 2 порта по 8 бит и писать приходится в 2 приема - скорость нормальная. А на 407 камне с нормальной разводкой будет, естественно быстрее.
Вопрос в том - насколько FSMC быстрее? Если он хорош только тем, что позволяет освоблдить контроллер для других задач, то дрдугих задач будет мало.


Минутку....
STM32F407Z - имеет 3 выхода NE1, NE2, NE3.
Разве нельзя рулить 3-мя устройствами?

Естественно, об FSMC.
Тогда, если все успевает, можно тянуть 16-битный, и это существенно проще.
Получаем Тогда в режиме DMA просто 18 бит на пиксель без перекручиваний.
A1=RS
--пропуск нужных линий адреса под число пикселей 320*240--
A18,A19,A20 => NOR с CS

Наверное, на этом лучше остановиться.
Надеюсь, понятно объяснил


А, забыл.
Тогда если использовать сигнал NBL[0], вообще можно от шины адреса отказаться.

Сообщение отредактировал _Pasha - Feb 22 2013, 13:10

Разве не 4? Можно управлять четырьмя внешними устройствами, в том числе, и контроллерами ЖКИ.

А как четвертым управлять?

А шина по нагрузке потянет? Все таки три дисплея- это достаточно много кабелей, иначе по геометрии не вписаться ну и емкости нагрузки надо учитывать. Может тогда распределитель шины на ПЛИС сделать? А как эти дисплеи используются? Изображение это полная копия, мозаика , три независимых дисплея? И кстати, под три независимых дисплея внутренней памяти для буфера маловато будет, понадобится еще sram на FSMC.
Как финал апофеоза- три процессора STM32f4 каждый с отдельным дисплеем соединены по скоростной шине, вплоть до встроенного эзернета.

По NE4.
У меня на FSMC шине STM32F103 висели ПЗУ, ОЗУ, ПЛИС и контроллер ЖКИ. С ПЗУ, правда, не работал, хватило внутреннего STM32.

Цепочкой MII? Я вот тоже к кластерам присматриваюсь, наверное это получше чем SPI, но цепочечность настораживает

Сообщение отредактировал _Pasha - Feb 24 2013, 12:27

На каждый дисплей свое изображение. ОДновременно идет работа только с одним дисплеем. Если на двух остальных CS=1, то наверное их вход индифферентны к шине? Или я не прав?


Зачем такие сложности?
В каждый дисплей будет поочередно загружаться фоновая картинка, а затем лишь в определенных местах будут меняться буковки, циферки.

А входные цепи куда денутся? Их емкость будет висеть на шине. И самое главное- кабеля. Какая топология шины предполагается? Конечно FSMC позволяет прокачать почти как угодно извращенную топологию, если напихать тактов задержки, но при этом скорость все равно потеряется значительно.


Случаи разные бывают, уточнил чтобы потом граблей небыло. Если картинка из флеша и чип-карты то теоретически буфер ненужен. А вто чтобы менять циферки над изображением- буфер хотя бы локальный очень желателен. А тем более, если шина данных будет на адресных ножках (как тут советвали) и вычитка видеобуфера невозможна.

кабелей не будет.
будут 3 рядом расположенных 2.2 дюймовых дисплея. Их шлейфы будут напаяны на плату.
Это упростит задачу?