Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: FSMC и 3 дисплея.
Форум разработчиков электроники ELECTRONIX.ru > Микроконтроллеры (MCs) > ARM
zheka
Господа, нужно порулить с помощью одного FSMC 3-мя дисплеями.

Когда-то делал на AVR 2 дисплея - соединял все пины параллельно, и раздельные CS и так по очереди выводил.
Сейчас же планиурется 3 дисплея на контроллере ILI9325 и камень типа STM32F407.
Насколько я понял при беглом знакомстве, CS подсоединяется к определенному выходу FSMC, который управляется аппаратно.
А как управлять одним FSMC 3-мя устройствами?
Может быть CS отсоединить от FSMC, и управлить им отдельно, ногодрыганьем, а контроллер пусть думает, что управляет одним дисплеем?

В принципе, чистым ногодрыгом реализовать эту задачу можно, но хочется с помощью FSMС. Видео крутить не буду, но хочется использоать скорость по максимуму.
Спасибо.
_Pasha
i80/18
/CS и старшие адреса данные через логику ИЛИ-НЕ
laughing.gif
Напрягает необходимость дополнять данные битами чипселекта.
zheka
Цитата
i80/18
/CS и старшие адреса данные через логику ИЛИ-НЕ


То есть это будет имитация микросхемы памяти с втрое большим адресным пространством? Я правильно понял?
_Pasha
Цитата(zheka @ Feb 22 2013, 14:15) *
То есть это будет имитация микросхемы памяти с втрое большим адресным пространством? Я правильно понял?

К сожалению, туда нужен интерфейс не мультиплексированный, чтобы повысить быстродействие и при этом не ловить глюков с фронтами(шинники ведь никто не будет ставить?).
Два бита не влезают, надо их на адреса отображать, причем это D0 D9, Кодировка пикселя еще та получается.
дальше RS и селекты индикаторов. 6 адресных линий.
В связи с чем и вопрос: а оно того стОит, так мучаться?
zheka
Цитата
В связи с чем и вопрос: а оно того стОит, так мучаться?


А это вы о чем?
Если о 3-х дисплеях - так это техзадание.
Если о FSMC - ну не знаю, ногодрыг будет еще проще. У меня есть китайская плата, где 16-ти битная шина на STM32F103 разнесена на 2 порта по 8 бит и писать приходится в 2 приема - скорость нормальная. А на 407 камне с нормальной разводкой будет, естественно быстрее.
Вопрос в том - насколько FSMC быстрее? Если он хорош только тем, что позволяет освоблдить контроллер для других задач, то дрдугих задач будет мало.


Минутку....
STM32F407Z - имеет 3 выхода NE1, NE2, NE3.
Разве нельзя рулить 3-мя устройствами?
_Pasha
Естественно, об FSMC.
Тогда, если все успевает, можно тянуть 16-битный, и это существенно проще.
Получаем Тогда в режиме DMA просто 18 бит на пиксель без перекручиваний.
A1=RS
--пропуск нужных линий адреса под число пикселей 320*240--
A18,A19,A20 => NOR с CS

Наверное, на этом лучше остановиться.
Надеюсь, понятно объяснил

Цитата(zheka @ Feb 22 2013, 15:40) *
Минутку....
STM32F407Z - имеет 3 выхода NE1, NE2, NE3.
Разве нельзя рулить 3-мя устройствами?

А, забыл.
Тогда если использовать сигнал NBL[0], вообще можно от шины адреса отказаться.
ViKo
Цитата(zheka @ Feb 22 2013, 15:40) *
Минутку....
STM32F407Z - имеет 3 выхода NE1, NE2, NE3.
Разве нельзя рулить 3-мя устройствами?

Разве не 4? Можно управлять четырьмя внешними устройствами, в том числе, и контроллерами ЖКИ.
zheka
А как четвертым управлять?
khach
А шина по нагрузке потянет? Все таки три дисплея- это достаточно много кабелей, иначе по геометрии не вписаться ну и емкости нагрузки надо учитывать. Может тогда распределитель шины на ПЛИС сделать? А как эти дисплеи используются? Изображение это полная копия, мозаика , три независимых дисплея? И кстати, под три независимых дисплея внутренней памяти для буфера маловато будет, понадобится еще sram на FSMC.
Как финал апофеоза- три процессора STM32f4 каждый с отдельным дисплеем соединены по скоростной шине, вплоть до встроенного эзернета.
ViKo
Цитата(zheka @ Feb 23 2013, 18:29) *
А как четвертым управлять?

По NE4.
У меня на FSMC шине STM32F103 висели ПЗУ, ОЗУ, ПЛИС и контроллер ЖКИ. С ПЗУ, правда, не работал, хватило внутреннего STM32.
_Pasha
Цитата(khach @ Feb 24 2013, 14:03) *
Как финал апофеоза- три процессора STM32f4 ... соединены по скоростной шине, вплоть до встроенного эзернета.

Цепочкой MII? Я вот тоже к кластерам присматриваюсь, наверное это получше чем SPI, но цепочечность настораживает
zheka
Цитата
А шина по нагрузке потянет?

На каждый дисплей свое изображение. ОДновременно идет работа только с одним дисплеем. Если на двух остальных CS=1, то наверное их вход индифферентны к шине? Или я не прав?
Цитата
И кстати, под три независимых дисплея внутренней памяти для буфера маловато будет, понадобится еще sram на FSMC.


Зачем такие сложности?
В каждый дисплей будет поочередно загружаться фоновая картинка, а затем лишь в определенных местах будут меняться буковки, циферки.
khach
Цитата(zheka @ Feb 24 2013, 14:58) *
На каждый дисплей свое изображение. ОДновременно идет работа только с одним дисплеем. Если на двух остальных CS=1, то наверное их вход индифферентны к шине? Или я не прав?

А входные цепи куда денутся? Их емкость будет висеть на шине. И самое главное- кабеля. Какая топология шины предполагается? Конечно FSMC позволяет прокачать почти как угодно извращенную топологию, если напихать тактов задержки, но при этом скорость все равно потеряется значительно.

Цитата
Зачем такие сложности?
В каждый дисплей будет поочередно загружаться фоновая картинка, а затем лишь в определенных местах будут меняться буковки, циферки.

Случаи разные бывают, уточнил чтобы потом граблей небыло. Если картинка из флеша и чип-карты то теоретически буфер ненужен. А вто чтобы менять циферки над изображением- буфер хотя бы локальный очень желателен. А тем более, если шина данных будет на адресных ножках (как тут советвали) и вычитка видеобуфера невозможна.
zheka
кабелей не будет.
будут 3 рядом расположенных 2.2 дюймовых дисплея. Их шлейфы будут напаяны на плату.
Это упростит задачу?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.