реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Обратная связь по клоку через ALTDDIO
BSACPLD
сообщение Mar 9 2013, 10:28
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 371
Регистрация: 24-07-05
Из: Москва
Пользователь №: 7 056



По ходу работы TimeQuest возник вопрос.
Есть следующая система:
PLL->ALTDDIO_OUT (datain_h = 1, datain_l = 0, т.е. это клок)->внешняя схема->ПЛИС
Клок для ПЛИС задаю через команду:
create_generated_clock -name {ddr2_ch1_dqs_p[0]} -source [get_ports {ddr2_ch1_ck_p[0]}] -offset 0.6 [get_ports {ddr2_ch1_dqs_p[0]}]
где ddr2_ch1_ck_p[0] - выход ALTDDIO_OUT
TimeQuest при анализе говорит, что в -source должен быть прописан клок.
Вопрос: как объяснить TimeQuest что ddr2_ch1_ck_p[0] является клоком?
Go to the top of the page
 
+Quote Post
des00
сообщение Mar 11 2013, 12:21
Сообщение #2


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Цитата(BSACPLD @ Mar 9 2013, 05:28) *
TimeQuest при анализе говорит, что в -source должен быть прописан клок.

он правильно говорит. здесь разбирался похожий пример http://embedders.org/content/timequest-dly...t-na-cycloneiii


--------------------
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th July 2025 - 09:00
Рейтинг@Mail.ru


Страница сгенерированна за 0.01325 секунд с 7
ELECTRONIX ©2004-2016