напрягает, что pdb для ProASIC3L грузится в ProASIC3E и работает. но иногда глючит

вопрос - глючит из-за дизайна или из-за отличия чипов?

с одной стороны, маркировка L не-L и спидгрейд наносится на чип после корпусирования, то есть можно предположить, что кристаллы внутрь запихиваются с одной пластины, а потом сортируются, но уверенности в этом нет

на одних (на них отлаживался проект) платах были чипы L с STD грейдом, на других поставили не-L с грейдом -1 (которые вроде бы побыстрее)
питание одинаковое 1.5В, FF не используется

возможно, что hold-ы нарушаются, или какая-то еще беда,
по-хорошему нужно пересинтезировать для не-L (что сейчас и делаю), но две прошивки и их соответстветвие платам вызовет большие проблемы для производства

также у меня смутное воспоминание, что где-то видел документ с отличиями L от неL, прежде всего в BRAM, но ничего такого найти не могу

-------------------

вопросы:

есть ли отличия? и документ с описанием отличий?

можно ли сделать единую прошивку для L (std) и E (-1), чтоб гарантированно проверил ее STA на холды и сетапы? температурный диапазон можно взять поуже - например коммерческий, или даже его поджать 10С-60С достаточно

Сама матрица у них идентичная. Разница только в наличии у ProASIC3L модуля Flash*Freeze и возможности выбора напряжения питания ядра от 1,2 до 1,5В.
Нельзя использовать pdb для ProASIC3L для программирования ProASIC3E. У них отличаются схемы PLL. В режиме Flash*Freeze, по-сути, отключается внутри тактовая частота и ПЛИС переходит в статический режим. У ProASIC3E такого нет.
А вообще, не сосвсем понял, как удалось загрузить прошивку от ProASIC3L в ПЛИС ProASIC3E. Программатор FlashPro проверяет микросхему и не позволит сделать это. Это разные семейства.

А где купили микросхемы?

попробуйте - FlashPro позволяет, он не умеет отличить одно от другого, и даже написано чтото типа PA3E/PA3E(L) и т.п в типе элемента скан цепочки
он ругается, если был проект под L и переставляешь на E (или наоборот), но если ОК нажать то работает, а если сохранненный проект загрузить и подключить плату с другой ПЛИС, то вообще без всяких предупреждений прошивает в "не тот" тип кристалла

ну и проект работает

----------------

вряд ли перемаркированные микросхемы - так как могу грузить как и проект для L, так и для E в одну и ту же ПЛИС
где покупалось - не знаю, я производством не занимаюсь, у какого-то отечественного поставщика

----------------

ну а с функциональными отличиями (кроме как FF и питание) есть какая-либо информация?

я по-моему, ошибся L std (1.5В) быстрее чем E -1, поэтому более вероятно ошибки. попробую для Е грузить в L
но у меня есть проблемы к доступом к разным платам, поэтому не знаю, когда смогу проверить

Чесно говоря никогда не пробовал прошивать проектом для А3РЕ ПЛИС А3РЕL. Насколько я знаю A3PE от A3PEL практически не отличаются, кроме PLL. Только A3PEL выполнено по более жестким технологическим нормам, поэтому потребление меньше. Поэтому, возможно, если не использовать режим F*F, то они ничем не отличаются. Поумолчанию F*F отключен.
Хотя странно. Поспрашиваю Актеловцев на эту тему.

для сканцепочки понятно почему нет разницы между PA3E и PA3EL. JTAG идентичный.

спидгейд -1 в любом случае быстрее, чем -std, а -2 еще быстрее. Причем не на 15% и 25%, как указано в даташите, а, по моему опыту, быстрее. У меня для некоторых проектов частота для -2 почти в два раза больше, чем для std

Сообщение отредактировал skv - Mar 26 2013, 17:57

ай да маладцы в актеле, я восхищаюсь этими парнями



да, -1 у Е слегка побыстрее - вот из даташитов

L

Revision 9 2-117

1.5 V DC Core Voltage

Combinatorial Cell
Equation Parameter –1 Std. Units
INV Y =!A tPD 0.41 0.48 ns

----------

и на Е

Revision 12 2-65

Combinatorial Cell
Equation Parameter –2 –1 Std. Units
INV Y = !A tPD 0.40 0.46 0.54 ns

=====================

то есть STD L 0.48 ns приблизительно равно -1 Е 0.46 ns

=====================

вобщем сгенерил две разные прошивки - работают хорошо, сгенерить универсальную получилось только от 0 до 40 (и нет уверенности)
придется видимо следить на производстве...

кстати, продолжая разбираться с этой темой, заметил, что хоть E -1 грейда по даташиту быстрее, то по отчетам STA у L STD получаются слаки на 10-15% лучше.
это проверено на двух дизайнах - один LEON3, другой некий свой код, который я не могу обсуждать.

В этом нет ничего удивительного. Это более новое семейство и выполнено по более жеским технологическим нормам. Внутренние задержки, и в первую очередь на связях, меньше.
Некоторые параметры для SDT у L лучше, чем у -1 у E