Здравствуйте все!
Такой вопрос. Есть отладочная плата для плис циклон3 и примочка к нему-плата с АЦП и ЦАП (Снимок5). Хочу разобраться с цифровыми фильтрами. В матлабе создали фильтр IIR. настроил как показано на Снимке2. Из этого файла генерим VHDL файл. Компилируем его в квартусе. Далее на вход АЦП подаем синусоидальный сигнал с частотой 600КГц. Оцифрованный сигнал подаем на вход фильтра. Выход фильтра соединяем на вход ЦАП.(Снимок1). На выходе ЦАП получаем что то непонятное... (снимок4). При увеличении частоты амплитуда сигнала на выходе ЦАП не уменьшается т.е. фильтр не работает. Что делаю не так?