Добрый день всем.

Есть такая задача: с радиоканала поступает цифровой сигнал (100МГц), 1-битный. Нужно его коррелировать с заданным шаблоном (фиксированным). Корреляцию думаю делать простым xor-ом, коррелировать надо 500 бит, которые будут сидеть в большом сдвиговом регистре и с каждым отсчетом пополняться новым битом. Выдавать макс. значение коррелятора за какой-то промежуток времени, например через последовательную шину. Потом процессор сбрасывает макс. значение и снова ждет какое-то время, снова читает макс. значение. Сам коррелятор должен влезть в 5M570Z, например. Но него большой корпус. Надо совсем мизерный, тем более ног наружу то не надо много - посл. шина и вход коррелятора, вход сброса, тактовый вход. Так вот получаются следующие требования:

- порядка 550-600 триггеров
- маленький (очень) корпус
- при отключенном тактовом входе потребление порядка десятков микроампер - критичный параметр
- по возможности стоимость низкая

Вопрос к сообществу: возможно ли такое и на чем? Ориентируюсь на CPLD, но может кто предложит красивое решение? Рядом стоящий процессор слабенький, им такое не провернуть. CPLD предполагается как акселератор функции корреляции.