Добрый день всем.

Есть такая задача: с радиоканала поступает цифровой сигнал (100МГц), 1-битный. Нужно его коррелировать с заданным шаблоном (фиксированным). Корреляцию думаю делать простым xor-ом, коррелировать надо 500 бит, которые будут сидеть в большом сдвиговом регистре и с каждым отсчетом пополняться новым битом. Выдавать макс. значение коррелятора за какой-то промежуток времени, например через последовательную шину. Потом процессор сбрасывает макс. значение и снова ждет какое-то время, снова читает макс. значение. Сам коррелятор должен влезть в 5M570Z, например. Но него большой корпус. Надо совсем мизерный, тем более ног наружу то не надо много - посл. шина и вход коррелятора, вход сброса, тактовый вход. Так вот получаются следующие требования:

- порядка 550-600 триггеров
- маленький (очень) корпус
- при отключенном тактовом входе потребление порядка десятков микроампер - критичный параметр
- по возможности стоимость низкая

Вопрос к сообществу: возможно ли такое и на чем? Ориентируюсь на CPLD, но может кто предложит красивое решение? Рядом стоящий процессор слабенький, им такое не провернуть. CPLD предполагается как акселератор функции корреляции.

AGLN020 http://www.microsemi.com/products/fpga-soc...#product-tables смотрели ?

посмотрите еще это

Там чипы нужного объёма не рекомендуются для новых разработок. Можно ещё взглянуть на ICE40, те к тому же самые дешёвые. Идеально, наверное, было бы ICE65(ниже скорость, но меньше жрут в статике) но Латтисы их купили и сняли с производства .

AGLN060 без Z вполне даже рекомедуется - 5х5 мм

Всем спасибо огромное!
Действительно помогли!

AGLN060 - да, вкусная штука, но уже дороговата для проекта, на диджикее смотрел-порядка 8-10$
Идеально бы AGLN030Z - так собаки сняли...

LCMXO2-1200ZE-1UWG25ITR50 - камень огонь! На первый взгляд идеально, 2.5x2.5 выводов 19 - супер, цена вроде 4-5$, посмотрю повнимательнее

ICE40LP1K- тоже вроде ничего, стоит еще меньше!

Кто с ними имел дело, сколько можно туда триггеров столкать? Ато LUT у каждого производителя свой... На какой частоте запустить можно сдвиговый регистр на 500 триггеров?

PS В ICE40LP1K еще и ram есть на 64 кбит! Так-так, будем смотреть еще внимательнее... ))

В целом выбор iCE40 поддерживаю, сам недавно начал использовать.

Только вот с подсчётом ресурсов вы малость просчитались.
Триггеры посчитали, а кто будет вам складывать количество совпадающих битов? LUTы. Вот их и считайте. Будет МНОГО БОЛЬШЕ, чем триггеров. По прикидкам, никакая цплд не справится, но в iCE40 влезет. За 100 МГц придётся побороться, сразу вы их не получите, гарантирую. Так что напишите прожект и отPARьте, тогда видно будет.

Точно, тут еще подумать, но интуитивно-вроде решаемо, лучше вроде не нашел пока. Порадовало что еще и ПЛЛ есть в 1К - можно не ставить отдельный генератор, с проца вытащить медленный клок. Приятно порадовал Lattice.

В 1К оно у вас не влезет, зуб даю. В 4К влезет.

Согласен, нужно 512 регистров, 1024 LE и куча элементов на роутинг этого удовольствия...

А может прикладной аспект как-то использовать, например:

1. На одинаковых значениях шаблона (а шаблон вообще фиксированный, очень, никогда не меняется) разные уровни входных значений в сумме дают 0. Т.е. может как-то можно шаблон-ориентированную схему сразу сделать? Есть идеи?
2. Будет порог корреляции, поэтому имеет смысл считать несовпавшие с шаблоном значения, при том не точно, например разбить входные значения на блоки по 4, Если не совпало из этого блока 2 или 3 или 4 - ну принять среднее - что не совпало 3, т.е. больше половины. Порог коррелятора все равно будет 70-80%
3. Может некоторые части схемы (конвейера по вычислению количества единиц(или нулей)) вообще запустить на 200 МГц? Не потянет оно такое?

Попутно вопрос - что этому ice40 для программирования надо, из icecube(правильно я понял, это софт для них?), какое железо? Сколько примерно стоит?
Софт - выложен на сайте, получил файл лицензии по почте (на сайте формочку заполнил). В таком виде этот софт полнофункциональный? Не начнет у меня ругаться при попытке сгенерить бинарник? Если урезанный - закрома правильным не богаты часом?

ну а модель есть, чтоб синтезировать? это чтоб не ошибиться - я так понимаю, что нужно еще сложить 512 бит и на выходе получить 9 битов сумматор (такое дерево суматоров) это в MACHXO2 ни по скорости ни по размеру не пролезет

Эээ вообще-то имел ввиду ICE40LP1K...
Да, еще такое допущение: за такт вычислять не надо, можно сгородить конвейер хоть на 10 тактов, хоть на 50. Лишь бы конвейер работал на 100 МГц. Понятно что одними триггерами в LUT-ах не обойтись, думаю вот как память использовать (там жеш еще 64кбит памяти есть!), может тут как-то выкроить подсчет единиц(нулей) удастся?

1024 LE это и есть сумматор, просто складываются либо прямые биты, либо инвертированные, смотря какая маска коррелятора, инвертор абсорбируется в LE сумматора. Зачем тут XOR загадка в принципе. Или коррелятор будет перестраиваемый в процессе работы?
Вообще ПЛИС Actel или Lattice могут не потянут роутинг сумматора в 512 бит. Я такие вещи меньше чем на Спартан3Е 500к не делал. Это я так понимаю дальномерный код ГЛОНАСС?

в конвеере каждая стадия ресурсов то добавляет... подсчет 1 вроде как четырехвходовыми LUT-ами делается преобразование 4->2, а потом эти пары нужно просумировать, ни памяти, ни dsp блоки тут не помогут
ну и вопрос - опорная последовательность постоянная (тогда xor-ы можно засунуть в этот же 4->2 преобразователь) или нужно загружать?



Lattice XP2 побыстрее 3-го спартана то будет.
если ГЛОНАСС, то для быстрого поиска можно такой коррелятор собрать, но следить за сигналом, то есть позицию считать - такой коррелятор не пойдет

Вы тоже неправильно считаете. 512-битный сумматор влез бы в 512 ЛЕ, но он здесь не нужен.
А нужны 512 сумматоров, как бы пирамида, разрядность которой растёт от 1 до 9 бит.
Конечно, оптимизация там всё порулит, но всё ж потребуется значительно больше чем 1024 ЛЕ.

Загружать не нужно, постоянная навсегда.



Не, это не для глонаса и гпса, это свое, локальное.

Я думаю, чуть больше 1024: первая корреляция - 2 ЛЕ на 3 бита, далее двухбитный сумматор 3 ЛЕ на 6 исходных бит, итого 7 ЛЕ на 6 бит, далее обычные сумматоры начиная с четырёхбитового, всего получится примерно 8ЛЕ на 6 бит, итого примерно (8+7)ЛЕ на 6 бит .

Я именно про это и написал, ничего другого в виду не имел...

——— кому надо тот понял

Да, похоже в 1К не влезет никак. Даже если между уровнями дерева сумматоров ставить не триггер (экономить LUT - хотя вряд ли сэкономяться), а память, оставшейся логики не хватит реализовать даже сами сумматоры. Без 4К не извернуться...

А я неправильно посчитал - четырёхбитовый сумматор приходится уже на 12 бит, так что 7+4->11 ЛЕ на 6 бит, в результате может и получится влезть в 1К.

Появилась одна идея, надо проверить, вроде сдвиговый регистр вместе с сумматором должен влезть в 1089LUT(+DFF)