Как оценить, в какой микросхеме больше ресурсов в xilinx altera например EP3C10 xc3s500.
Есть какой то механизм оценки?

надо об этом на форумах поспрашивать самая популярная тематическая спецолимпиада.

самый действенный способ: взять синтезатор Synplify | Precision и скомпилить свой проект - многое сразу станет понятным

у этих двух очень поровну (у меня как раз был масштабируемый проект, который и туда и туда запихивал, лезло одинаково)

Сейчас буду смотреть.
На какие плис стоит еще посмотреть кроме altera and xilinx?

Указанный циклон имеет чуть больше ресурсов, чем указанный спартан.
Но у спартана может быть несколько больше пользовательских линий ввода-вывода.

Сравнение в табличке.

ну там вообще-то 400 спартан, 500 как раз вровень будет (там 10000 ЛЕ) и Е серия у ксайлинса это какраз логик-энхансед (в маленьких корпусах), ножек побольше у спартана 3 без Е (xc3s500e без е, по-моему, нет)

но альтера будет побыстрее %10-20, что может быть важно

но для поделок с грязной землей/питанием, плохими блокировочными и тактовыми и т.п. я бы брал спартан - цыклоны у меня капризные какие-то всегда были

еще у латтиса есть XP2 8-ка LFXP2-8Е у них цифра емкости соответсвует альтере - то есть 8/10 от EP3C10
но зато там FLASH внутри, по скорости где-то посредине

upd: не могу удержать себя от спецолимпиады

Один альтеровский Logic elements примерно равен Logic Cells от ксалинкса ?
Total Slices что из себя представляет? И почему всегда они заканчиваются первыми?

по разному, если считает ксайлинс, то получается один коэффициент, а если альтера, то другой

а вообще в разных семействах разное устройство логики и получается по-разному.

я бы считал не попугаев, а какую-то реальную величину - например сравнивая бюджетные C3, S3 и XP2 можно смело считать кол-во триггеров - это вполне годный показатель (у латтиса чуть побольше логики на триггер, у альтеры/ксайлинса чуть поменьше, ну и ксайлинс имеет некие хитрости, экономящие логику/триггеры - но для таких подсчетов можно на это забить)

но если есть дизайн - очень рекомендую воспользоваться первым моим советом

А почему не посмотреть на Spartan-6 LX9?
По цене он очень конкурентен с xc3s500 (если я ничего не напутал)

Например
http://avnetexpress.avnet.com/store/em/EMC...lyframe_VSE-T11
http://avnetexpress.avnet.com/store/em/EMC...lyframe_VSE-T11

Разница 12 уе в пользу 6-ки (но немного разный спидгрейд - надо сравнивать по даташиту)

Обязательно скачаю данную программу. На этом компе интернет медленный.
А есть какието тонкости для экономии ресурсов например может вместо регистров, хранить в памяти?
Конфигурация на верилоге получается компактнее чем на vhdl?

Упс, пардон - недосмотр...
Исправляюсь... Действительно, пятисотки бывают только E.

По всем моментам полностью с Вами согласен!!!



Но тогда и сравнивать его надо не с третьим циклоном, а с четвертым.

Возможно.
Но я хотел просто заметить, что S6 однозначно кроет S3 по всем показателям, IMHO
Ну разве что кому-то надо S3AN...
А закладывать 3-ку в новый проект я бы не хотел. Ну разве что есть их у Вас в тумбочке...

У 6 немного меньше Slices , а они почему то (может только у меня) всегда заканчиваются первыми.
Все остальное по 60-40% а проект уже синтезируется. Может кто что посоветует по этому поводу?

У 6-ки в одном SLICE 8 триггеров, у 3-ки вроде как 2.

Сразу не обратил внимания на эту разницу.

да 2, то есть slice~=2LE
а по поводу стоимости - удивительно все меняется , полгода назад альтернативы 3s500e не было - они были дешевле 20$ - значит сворачивает их ксайлинс потихоньку...

по логике - результатам синтеза, LX9 вроде получалась немного поменьше, чем 3s500, но так как оно быстрее, то вобщем возможно более сложные проекты запихивать

---------------------

по поводу slice - посмотрите на галки в опциях тула, правильно ли понимаю, что есть только ISE? там есть возможности паковать логику - небольшие, но все-таки

опять же - хороший синтез (Synplify) может улучшить результаты

в ксайлинсах можно конвееры/пайплайны упаковывать в LUT-ы, мне обычно как раз триггеров не хватает, поэтому полезно

---------------------

выбор языка описания verilog|vhdl на ресурсы не влияет. если нет каких-то явных ляпов (это нужно взглянуть на результаты синтеза - нетлист, понять там с непривычки трудно, но может повезет какую-то аномалию на картинках увидеть)