Как оценить, в какой микросхеме больше ресурсов в xilinx altera например EP3C10 xc3s500.
Есть какой то механизм оценки?

надо об этом на форумах поспрашивать самая популярная тематическая спецолимпиада.

самый действенный способ: взять синтезатор Synplify | Precision и скомпилить свой проект - многое сразу станет понятным

у этих двух очень поровну (у меня как раз был масштабируемый проект, который и туда и туда запихивал, лезло одинаково)

Сейчас буду смотреть.
На какие плис стоит еще посмотреть кроме altera and xilinx?

Указанный циклон имеет чуть больше ресурсов, чем указанный спартан.
Но у спартана может быть несколько больше пользовательских линий ввода-вывода.

Сравнение в табличке.

ну там вообще-то 400 спартан, 500 как раз вровень будет (там 10000 ЛЕ) и Е серия у ксайлинса это какраз логик-энхансед (в маленьких корпусах), ножек побольше у спартана 3 без Е (xc3s500e без е, по-моему, нет)

но альтера будет побыстрее %10-20, что может быть важно

но для поделок с грязной землей/питанием, плохими блокировочными и тактовыми и т.п. я бы брал спартан - цыклоны у меня капризные какие-то всегда были

еще у латтиса есть XP2 8-ка LFXP2-8Е у них цифра емкости соответсвует альтере - то есть 8/10 от EP3C10
но зато там FLASH внутри, по скорости где-то посредине

upd: не могу удержать себя от спецолимпиады

Один альтеровский Logic elements примерно равен Logic Cells от ксалинкса ?
Total Slices что из себя представляет? И почему всегда они заканчиваются первыми?

по разному, если считает ксайлинс, то получается один коэффициент, а если альтера, то другой

а вообще в разных семействах разное устройство логики и получается по-разному.

я бы считал не попугаев, а какую-то реальную величину - например сравнивая бюджетные C3, S3 и XP2 можно смело считать кол-во триггеров - это вполне годный показатель (у латтиса чуть побольше логики на триггер, у альтеры/ксайлинса чуть поменьше, ну и ксайлинс имеет некие хитрости, экономящие логику/триггеры - но для таких подсчетов можно на это забить)

но если есть дизайн - очень рекомендую воспользоваться первым моим советом

А почему не посмотреть на Spartan-6 LX9?
По цене он очень конкурентен с xc3s500 (если я ничего не напутал)

Например
http://avnetexpress.avnet.com/store/em/EMC...lyframe_VSE-T11
http://avnetexpress.avnet.com/store/em/EMC...lyframe_VSE-T11

Разница 12 уе в пользу 6-ки (но немного разный спидгрейд - надо сравнивать по даташиту)

Обязательно скачаю данную программу. На этом компе интернет медленный.
А есть какието тонкости для экономии ресурсов например может вместо регистров, хранить в памяти?
Конфигурация на верилоге получается компактнее чем на vhdl?

Упс, пардон - недосмотр...
Исправляюсь... Действительно, пятисотки бывают только E.

По всем моментам полностью с Вами согласен!!!



Но тогда и сравнивать его надо не с третьим циклоном, а с четвертым.

Возможно.
Но я хотел просто заметить, что S6 однозначно кроет S3 по всем показателям, IMHO
Ну разве что кому-то надо S3AN...
А закладывать 3-ку в новый проект я бы не хотел. Ну разве что есть их у Вас в тумбочке...

У 6 немного меньше Slices , а они почему то (может только у меня) всегда заканчиваются первыми.
Все остальное по 60-40% а проект уже синтезируется. Может кто что посоветует по этому поводу?
Нажмите для просмотра прикрепленного файла

У 6-ки в одном SLICE 8 триггеров, у 3-ки вроде как 2.

Сразу не обратил внимания на эту разницу.

да 2, то есть slice~=2LE
а по поводу стоимости - удивительно все меняется , полгода назад альтернативы 3s500e не было - они были дешевле 20$ - значит сворачивает их ксайлинс потихоньку...

по логике - результатам синтеза, LX9 вроде получалась немного поменьше, чем 3s500, но так как оно быстрее, то вобщем возможно более сложные проекты запихивать

---------------------

по поводу slice - посмотрите на галки в опциях тула, правильно ли понимаю, что есть только ISE? там есть возможности паковать логику - небольшие, но все-таки

опять же - хороший синтез (Synplify) может улучшить результаты

в ксайлинсах можно конвееры/пайплайны упаковывать в LUT-ы, мне обычно как раз триггеров не хватает, поэтому полезно

---------------------

выбор языка описания verilog|vhdl на ресурсы не влияет. если нет каких-то явных ляпов (это нужно взглянуть на результаты синтеза - нетлист, понять там с непривычки трудно, но может повезет какую-то аномалию на картинках увидеть)

А почему у многих нелюбоовь к верилогу? Вот если сравнить Сшарп и С ,то мне ясно, что Сшарп. удобнее, но неэффективен. Есть ли у VHDL фишки,позволяющие сделать оптимизацию большую? AFAIK Verilog является де-факто стандартом для заказа асиков, да и для моделирования. Есть ли причины изучать VHDL?

Бесплатная редакция Synplify есть и какие ограничение, Сейчас конечно буду смотреть,но не всегда можно все заметить. Но зато потом в самый неудобный момент раз и ограничение по размеру кода...

Вот читаю я эту переписку, но не могу понять первопричину вопроса. А зачем это нужно, чтобы "где больше ресурсов в xilinx altera "??? Ведь обе фирмы идут практически "ноздря в ноздрю". А сами микросхемы выпускаются большими сериями, так что под проект всегда можно подобрать то, что необходимо. И в большей степени дело будет зависеть не от того, сколько есть ресурсов, а от того, как построен проект...
Так зачем так ставить вопрос? Вы что, от проекта к проекту, собираетесь менять производителя? А это значит, что ни тут ни там глубоко копать не будете...
Или собрались работу менять?

От поставленного вопроса то что хотел узнал.
Узнал, кому то покажется очевидные факты, что спартан 3 примерно то же что и циклон 3.
Что стоит познакомиться с программой Synplify .И в будущем стоит выбрать более современную плис, правда об этом уже думал, не понравилось то что корпуса маленькие, с большим корпусом можно двухслойкой обойтись.
Согласен с вами сильно будет зависть от построении проекта, например такая схема: процессор, память, фильтрация, интерфейс дисплей, кнопки. Можно реализовать только на плис, все будет работать быстро, но цена будет тоже хорошая. Можно использовать один процессор к примеру dsp тогда тоже цена будет хорошая и возможно будет где-то что то притормаживать. Эффективнее будет плис и процессор да и экономнее.
Уметь оценивать ресурсы какие нужны для проекта, примерно, опытным глазом )) тоже нужно.
Копать наверно лучше там где есть проблемы,а не все подряд на это время уходит ,а толку мало.

Вот, читаю и опять удивляюсь...
Сравниваю Вас с Самсунгом. Они хотят за полгода продать 40 млн телефонов S4... У Вас тоже такая серия, что Вы о цене микросхем пишете? Могу точно сказать, что комплектующие от стоимости изделия составляют не более 20%... Так что самое основное - это затраты на разработку и сроки. А вот они для микроконтроллеров всегда будут меньше, чем для ПЛИС... И если "Эффективнее будет плис и процессор ", то сейчас это уже есть в ПЛИС, например Цинк у Ксайлинкса... Только оно еще достаточно сырое... Так что "первым делом - микроконтроллеры, а ПЛИС - потом"...

Хорошее сравнение
Был небольшой опыт использования контроллера и плис, остался доволен.
Именно пока никаких цинков, а контроллер на который много всяких примеров и бесплатные среды разработки + недорогая плис.

Думаю, сворачивает (раз S3 даже и не упоминается)
http://www.xilinx.com/products/silicon-dev.../fpga/index.htm

P.S.
Точнее есть - но это не майнстрим для Xilinx.

У Альтеры и у Ксайлинкса есть некоторые отличия в постороении высокоскоростных интерфейсах, так в Альтере нет встроенных резисторов нагрузки для LVDS. В Cyclone V уже есть, но там есть ограничение на распиновку входы/выходы.
Spartan более гибкий в этом плане.

+++



Сейчас много контроллеров на которые много примеров. Если продолжать эту логику - выбор контроллера воообще может стать проблемой... Начните со структурной схемы проекта. Как учили...

у многих, имхо, нелюбовь к VHDL - громоздкие описания и строгая типизация (если пару месяцев шашки в руки не брал, то начинаешь снова разбирать эти convstdlogictointeger и т.п в какой оно библиотеке, signed|unsigned и т.д. - и я не один такой!)
то есть продуктивность VHDL сильно ниже

смысл в том, что по сравнению с верилогом-89 vhdl позволял гораздо более сложные конструкции, структуры, более хитрые описания в процессах и т.п.
ну и понаписать успели всякого разного на vhdl (та же моя любимая grlib - кстати, чтобы понять мощч VHDL рекомендую именно ее посмотреть, а не всякие тупые книжки с элементарными примерами)

но с выходом SV вся эта мошч VHDL резко сдулась - в SV гораздо больше всякого разного, нет только типизации - но это опять же фича для любителей садо-мазо, никакой большей надежности она не добавляет

но это тема - отдельная дисциплина спецолимпиады

upd: да, о главном так как это языки _описания_ то результат одинаков, описывается одно и то же, и сравнивать их по эффективности как С# и C++ нет смысла, даже какой-нибудь myhdl даст ровно такую же эффективность. может на симуляторах будет разница, но для RTL симуляции это не важно, ну и я ни разу не наблюдал заметной разницы...

По эффективности использования LUT-ов Xilinx в два раза лучше Altera по причине наличия LUT RAM. Такие технологии Altera будет использовать только в Cyclone5 и Stratix10.