Да, я конечно, не совсем корректно выразился. Разница есть между сигналом с длительностью 1 мкс и периодом 1 мс и сигналом 10 мкс и периодом 10 мс, хотя скважность та же. Но в моем, конкретном случае, речь о мощности не идет. Все прекрасно работает в изделии)
И конденсаторы АТС так же успешно применяются для согласования транзисторов. В блоке есть небольшой перегрев, но с этим можно мириться.

Вопрос в другом: как в МО правильно расчитывать СЦ по данным из д.ш.?
Первое что я выяснил из всего диалога, что нужно попробовать проделать почти все то, что указано в сообщении номер два, ну или хотя бы разобраться как это делать...

S-параметры (а так же оптимальные значения импеданса источника Zs и нагрузки Zl) радиочастотных транзисторов с планарными выводами производители должны приводить в опорной плоскости (Reference Plane), расположенной у основания вывода. Другими словами вывод транзистора и всё что находится под ним исключается из рассмотрения.
Таким образом, при правильно снятых Sparam, Zs, Zl транзистор должен одинаково согласоваться при использовании различных материалов печатных плат (подложек). Этим достигается универсальность этих параметров.


Существуют калибровочные вставки. Например Delay Line с известным волновым сопротивлением.

Как показывает практика данный метод не всегда точно работает.

По своему опыту работы с Source- и Load Pull системами применительно к мощным ВЧ и СВЧ транзисторам, могу сказать что при активной составляющей импеданса не менее 2-3 Ом и рабочих частотах до 3 ГГц спроектированная топология платы начинает хорошо работать с первой итерации. Разумеется реактивная составляющая должна быть соизмерима с активной.

Думаю в данном случае не в гармоники играем, если нас не интересуют единицы и десятые доли процента КПД. Но нельзя отрицать и этот факт. Существуют несколько разновидностей Load Pull систем, которые позволяют создавать согласование на гармониках. Но для очень мощных транзисторов (200-1000 Вт) - это слишком затратно.

Как правило бессмысленно говорить о согласовании на гармониках, если транзистор имеет внутреннее согласование выхода.


Есть такой элемент IMPED находится по пути General -> Passive -> Other
Редко пользуюсь, но есть ещё ZFREQ по пути Lumped Element -> Resistor.


Сообщение отредактировал MePavel - Nov 11 2013, 18:26

А вот за это отдельное, огромное спасибо!
Правильно ли я понимаю, если строить схему входной цепи, то выглядеть это должно примерно так:
1. Полосок 50 ом.
2. Примерная схема СЦ
3. И в качестве нагрузки импеданс транзистора
4. Строю диаграмму Смитта и на ней, путем изменения СЦ я добиваюсь сопряжения импедансов?

Примерно так, только первое, как мне кажется, не нужно. Только добавит лишний сдвиг фазы (вращение графика на диаграмме). После перечисленных Вами пунктов можно оптимизировать СЦ по минимуму модуля коэффициента отражения (или VSWR) в рабочем диапазоне частот.
P.S. Микрополосковую линию 50 Ом можно в завершающей стадии дорисовать. Кстати, если речь идёт о EM анализе, то следует соблюдать ширину портов. Здесь 50-омный микрострип с нулевой длинной как нельзя кстати.

Сообщение отредактировал MePavel - Nov 11 2013, 19:23

Еще раз огромное спасибо!
По сути я это и пытался сделать, только несколько более сложным путем.

Не стоит благодарности. Выбранный Вами транзистор очень удачно должен согласоваться, если вы его используете в том диапазоне частот, на который он рассчитан. Рекомендую воспользоваться хотя бы любым планарным EM-симулятором. Ширина порта должна быть равна ширине вывода транзистора.

Если Вы о TRL калибровке говорите, то для точности нужна воздушная линия, все остальное - от лукавого. Воздушные линии под низкоомные усилители никто не делает. Печатные линии с диэлектриком не дают достаточной точности, сказывается влияние факторов разброса абсолютного значения проницаемости и изменения эффективной проницаемости от ширины проводника.


Вы про Маури говорите? Если за неделю справитесь с подгонкой топологии, приходите к нам работать, найдем чем занять ))


Причем здесь Load Pull системы? Речь идет о топологии. А согласование на гармониках, к сведению, дает выигрыш по мощности на основной частоте до 20%. И в приведенном автором усилителе об этом явно не подумали - существенный разброс мощности и эффективности в полосе 70 МГц.

Это все слова.
В жизни при изменении толщины диэлектрика с 0,25 на 0.5 мм получили усиление транзисторов Mitsubishi 7 дБ вместо ожидаемых 21 дБ на частоте 10 ГГц.
Все дело в том, что рекомендованную топологию посадочного места компонента из даташита нельзя тупо переносить на новую толщину диэлектрика. Просто работать не будет.
А если изменяем топологию - s-параметры будут совершенно другие.

MePavel Говорит об универсальности S-параметров. S-параметры, приводимые в даташитах имеют либо традиционную (в большинстве случаев) формулировку, когда дано также нормальное сопротивление линий передачи (например, 50 Ом; указывается это непосредственно рядом с данными) на которую со всех сторон нагружен N-полюсник, либо универсальную им. Курокавы (но это редко).
То, что предлагаете вы, является грубой ошибкой при повторении линий связи, из которых составлены СЦ. При изменении высоты подложки изменяется и волновое сопротивление линий передачи (весьма приблизительно обратно пропорционально). Таким образом на другой высоте подложки (или с другой диэлектрической проницаемостью) та же топология будет очевидно иметь совершенно отличные собственные S-параметры.
Кстати, смею заметить, что при переводе на подложку с существенно иной проницаемостью следует помнить, что СЦ располагаются непосредственно у края подложки, где точность предсказания свойств линии передачи (особенно при плоскостном моделировании) быстро деградирует.

Совсем за дурака меня держать не надо.
Я не говорил про волновое сопротивление линий.
Я говорил о том, что ПОСАДОЧНОЕ МЕСТО компонента тоже нужно изменять при смене материала.
Думать надо хоть иногда прежде чем обругать кого-то.

Помилуйте! Не держу ни в коем случае. У нас тут каждый спец на вес золота, чтобы ещё друг в друга кидаться непотребствами!
В формулировке я ошибся. Следовало подчеркнуть, что, как Вы и говорили, перенос топологии СЦ на другую подложку будет грубой ошибкой.
Но я всё же настаиваю на том, что это ни коим образом не противоречит утверждению об S-параметрах, из поста

Да, именно о ней.

Странно тогда, что Вы считаете метод математического моделирования топологии реально полученных СЦ с целью нахождения Zs и Zl наиболее точным.

Про эффективную проницаемость, как мне кажется, это уже слишком.
Предполагается, что имеется набор калибровочных микрополосковых вставок с нормированным волновым сопротивлением в заданном диапазоне частот.

Интересно, чем Вас Maury MW не устраивает в данном вопросе?

Имелось ввиду, что с помощью Load Pull измеряются оптимальные нагрузки на фундаментальной частоте и её гармониках. А уж потом по этим данным разрабатывается топология платы.

Если рассматривать работу обсуждаемого транзистора в ВЧ и ОВЧ диапазонах, то возможно и так.

Мне не очень понятно, из каких соображений Вы считаете, что можно существенно поднять мощность и КПД, приведенного автором усилителя, если произвести должное согласование на 2 и 3-й гармониках?
Обращаю внимание, что частоты гармоник приличные, а выходной импеданс достаточно низкий. Добротность согласующих цепей и выходной емкости транзистора невелика на этих частотах. Я думаю, что разработанные СЦ с у четом импеданса гармоник в данном усилителе будут работать как хорошие планарные излучатели и поглотители полезной мощности. Кроме того, возрастёт сложность проектирования (синтеза, оптимизации, подгонки), увеличится разница между результатом моделирования и реальной платой, повысится чувствительность к технологическим разбросам материала и топологии печатной платы, увеличится неравномерность и крутизна изменения коэффициента усиления в рабочем диапазоне частот, возрастёт чувствительность к КСВН нагрузки и т.п.
В любом случае, в даташите на рассматриваемый GaN nHEMT нет данных по гармоникам. Поэтому считаю, что нет смысла заострять своё внимание на этом.



Я понял о чём Вы хотите сказать. Отчасти Вы правы. Но в Вашем случае посадочное место, судя по всему, не причём.
Разработчики мощных RF транзисторов прекрасно понимают, что для уменьшения влияния посадочного места (индуктивности истока) нужно делать основание корпуса как можно тоньше, а ширину вывода как можно шире (но с учетом критической частоты полосковой линии). Как правило, при использовании толщин диэлектрика меньших, чем расстояние между нижней плоскостью корпуса и плоскостью выводов проблем при использовании S-параметров, Zl и Zs не возникает.
Что касается Вашего случая, то такой грандиозный провал усиления не иначе как грубой ошибкой в переносе топологии на другой материал назвать нельзя. И ошибка в общем-то типичная. При переходе на большие толщины диэлектрика уже становится невозможным создание низкоомных полосковых линий из наличия критической частоты (эти линии, чаще всего выполняют функции согласующих ёмкостей). Начинают сильно влиять переходы между микрополосками разной ширины. Таким образом, существуют вполне определённые требования к толщине и относительной диэлектрической проницаемости материала печатной платы (подложки).

Ошибаетесь. Больше всего влияет индуктивность переходных отверстий.
В тот раз пришлось полностью переработать посадочное место - и все стало нормально.
Но s-параметры, которые производитель измеряет на своем ламинате и на своей топологии площадки, при другой толщине материала - оказались полностью непригодны для расчетов и моделирования.

Сообщение отредактировал Белый дед - Nov 13 2013, 04:45

Спорный момент - возможно у Вас поменялось и качество переходных отверстий.

В доработанном варианте площадь площадок под выводами транзистора у Вас поменялась?



Скорее всего правильное моделирование должно Вам показать, что переход на другую толщину вызовет большие проблемы с согласованием.

Как делает S-параметры Murata: S parameter/Netlist (SPICE model)

Разумеется ошибаюсь. Сегодня не поленился и изучил транзисторы Mitsubishi Electric, о которых, по-видимому, Вы ведёте речь. Насколько я понял, это либо Low Noise GaAs HEMTs, либо Small Signal GaAs FET/HEMTs, InGaP HBT?

Тогда Вы, наверное, описались. Я не нашёл транзистора, на который заявлено усиление 21 дБ на 10 ГГц. Скорее всего, ожидалось 11 дБ. Тогда вполне нормальный спад усиления (с 11 до 7 дБ) из-за увеличения индуктивности истока (о которой я писал в предыдущем посте). Да и Вы сами это заметили:

Разумеется S-параметры двух полюсника в лоб не учитывают влияние паразитной индуктивности подключения третьего общего вывода (в данном случае истока). В таких случаях разработчику нужно понимать, что необходимо принимать соответствующие меры по снижению последовательной индуктивности общего вывода до такой величины, чтобы ею можно было в идеале пренебречь. Либо использовать компактные модели или S-параметры для трёх (и более) выводов.
Переход на меньшие толщины диэлектрика будет уменьшать индуктивность. Но для таких маломощных транзисторов доводить эту тенденцию до фанатизма, конечно же, не стоит, т.к. микрополоски получатся слишком узкие.

Что и следовало ожидать для такого типа корпусов транзисторов. Но автор темы разрабатывает СЦ под совершенно другой класс транзисторов! И соединение общего вывода транзистора не осуществляется посредством переходных отверстий на печатной плате. Конструкция корпуса транзистора обеспечивает слабое влияние индуктивности подключения истока для заданных частот и при работе на заданную нагрузку. Кроме того, конструкция основания реального усилителя, будет близка к конструкции оснастки, в которой снимаются S-параметры двухполюсника, а так же Zs и Zl (близка – с точки зрения посадочного места). В всё это дает разработчику возможность разрабатывать СЦ на других материалах печатных плат с использованием информации только из даташита.
Можно, конечно, упомянуть что S-параметры устройств снимаются в предположении, что в опорной плоскости выводов распределение потенциала (напряженности E) равномерное. Если нарисовать топологию платы такой, что возникает перекос E вдоль ширины вывода, то работать такая топология будет так же криво. Тоже касается и посадочных мест.
Но тем не менее мне приходится часто проводить измерения Zs, Zl и S-параметров в оснастке с толщиной диэлектрика 35 mil. А потом проектировать топологию, к примеру, на толщину диэлектрика 20 mil.
К примеру для корпуса транзистора, который привёл автор темы, топология начинает правильно работать с первой итерации вплоть до частот 3-3,5 ГГц, несмотря на то, что импедансы источника и нагрузки составляют единицы и даже доли ома. Проверяется оптимальность спроектированных СЦ также на Load Pull системе, но уже в 50-омном тракте. Отклонение оптимального входного и выходного импеданса от 50-Ом в рабочем диапазоне частот не должно выходить за границы расчётных значений.
Так что я с Вами не согласен, что приведенные в даташите S-параметры (а следовательно Zs и Zl) категорически не будут работать на других толщинах и материалах диэлектрика как Вы утверждаете: