Здравствуйте, уважаемые коллеги. Интересует такой вопрос: как в программе AWR MO произвести перерасчет СЦ ВЧ транзистора с одного диэлектрика на другой?
Например: имеем транзистор https://www.macomtech.com/datasheets/MAGX-0...0-600L00_V3.pdf
Производитель указывает входной и выходной импеданс, а так же предлагает конфигурацию СЦ. В данном примере в качестве диэлектрика используется Rogers RT6010LM с эпсилон 10.2 и толщиной 0.625 мм, я же хочу изготовить данную СЦ на Isola 680 с эпсилон 3.45 и толщиной 0.508 мм.
Это первое.
Второе: я хочу видоизменить СЦ, сделав ее гибридной, используя как распределенные элементы, так и сосредоточенные, при этом я не хочу что бы частотная полоса уменьшилась.

Если кто нибудь занимался подобными вещами, очень прошу совета.

Рисуете цепь согласования с произвольными значениями параметров. Заходите в меню Simulate->Optimize, открываете вкладку Variables. Ставите галки в столбце Optimize напротив элементов цепи. Создаёте график Im(Z) и Re(Z). В Project Browser тыкаете правой кнопкой на Optimizer Goals, в контекстном меню кликаете Add Optimizer Goal... Устанавливаете значения, приведённые в даташите - они отобразятся на графике. Далее запускаете оптимизацию (Simulate->Optimize:Start), пьёте чай и вуаля.

Большое спасибо!

Если бы все было так просто.
s-параметры транзистора, приведенные в даташите и измеренные на тестовой плате производителя, на другом диэлектрике будут сильно отличаться.

S-параметры не привязаны к плате, они для того и придуманы чтобы однозначно характеризовать многополюсник.
Но в данном транзисторе входные и выходные сопротивления очень низкие, поэтому производитель и применяет материал с высокой диэлектрической проницаемостью, чтобы легче было осуществить трансформацию сопротивлений от 1 Ом к 50 Ом. Переход на материал с низким эпсилон, потребует установки дополнительных конденсаторов на полосковых линиях, чтобы понизить сопротивление линии.

Вы считаете, что транзисторы обмеряются висящими в воздухе?
s-параметры измеряются в оснастке производителя - т.е. на плате из определенного диэлектрика и определенной толщины.

Да, вы правы они измеряются имено в том приспособленнии, которое нарисовано в datasheet, при этом экспериментальным путем добиваются согласования и/или максимума выходной мощности, а после транзистор вынимают из приспособления и с помощью векторного анализатора измеряют получившееся комплексное сопротивелние нагрузок на входе и выхде транзистора. Именно эти данные приведены datasheet. Комплексно сопряженное значение этих нагрузок и есть S-параметры транзистора. Нам ничто не мешает нагрузить транзистор такими же сопротивлениями с помощью другой платы. И мы получим точно такие же параметры усилтеля на данном транзисторе, только на другой плате. S-параметры к плате не привязаны. Мы говорим о мощном транзисторе и напрямую S-параметры измерить нельзя, поэтому все производители для мощных транзисторов приводят рекомендуемые комплексные сопротивления нагрузок.

Векторным анализатором никто не меряет, нет таких калибровок до плоскости сечения выводов. В документах приводят промоделированное значение топологии ПП, после окончательной юстировки. Автору я бы посоветовал экспериментировать на рекомендованном материале, экономия на фоне стоимости самого усилителя не так очевидна.
Mishuroff, не думайте, что пересчитанная топология под новый материал заработает с первого включения. Процесс согласования - это долгий кропотливый процесс с кромсанием/приклеиванием фольги или размазыванием индия. Причем усилитель работает в нелинейном режиме и его выходная мощность сильно зависит от согласования по 2-ой и 3-ей гармонике, о чем производитель умалчивает. Попробуйте связаться с производителем и узнать нет ли у него готовых паллет - это сэкономит Вам массу времени.


При ваших мощностях, непросто найти подходящие сосредоточенные элементы ))

"Векторным анализатором никто не меряет, нет таких калибровок до плоскости сечения выводов."

Векторным анализатором можно мерять сопротивления до единиц Ом, это я несколько погорячился, ниже 1 Ома используют специальные приспособления, вот например:
http://www.tssd.com/de/Focus/Transistor-TF.pdf

но сопротивление все таки измеряется:

http://www.freescale.com/files/rf_if/doc/e...letin/EB212.pdf
Цитата из вышеприведенного документа
The impedance data is taken by
tuning the fixture for optimum* performance and then
measuring the impedance at the device reference plane.

Нет, с этим проблем как раз таки нет) Вот например http://atceramics.com/Product/31/600F_Seri...pacitors_(MLCs) конденсаторы, которые отлично подходят для моих применений)

Дело вот в чем: моя методика расчета и проверки СЦ выглядит следующим образом -
1. в Microvawe Office я задаю все параметры подложки
2. Назначаю входной порт 50 ом
3. Рисую СЦ
4. Беру реактивность из дата шита и определяю какой емкости или индуктивности на этой частоте она соответствует.:
5. Подключаю СЦ к порту номер 2, который равен не 50 омам, а той величине, которая дана в дата шите, а емкость или индуктивность подключаю либо параллельно, либо последовательно, хотя это не столь важно, ведь есть ф-лы пересчета.
6. Строю графики S11 и S21

Сразу оговорюсь в EMSight'e я еще эти цепи не считал.
Проблема заключается вот в чем: когда я моделирую цепи, результаты могут сильно отличаться...например входная цепь может иметь резонанс минус 8dB, а выходная напротив около минус 0.2 dB и минимум КСВ.
Причем речь идет не об измененных цепях, а о цепях, которые представляет производитель.
Вот такая вот штука.

Конденсаторы надо брать другие. При 600Вт выходной мощности амплитуда напряжения на 50 Омной нагрузки 245В, а у ATC600S максимальное напряжение 250В. S21 считать смысла нет, не понял зачем вы его считаете. Надо нарисовать схему, нагрузив ее комплексно сопряженным сопротивлением (в данных из datasheet меняем знак перед мнимой частью) и запустить оптимизатор, и добиться согласования, т.е. по минимуму S11 и S22.

Если честно я не знаю как в MO задать комплексное сопротивление, именно отсюда у меня и идет извращение с конденсаторами или индуктивносятми.

Посмотрите, какое собственное сопротивление этих конденсаторов на частоте 1 ГГц - порядка 0.1 Ом, а у транзистора - порядка 1 Ом. Представляете что будет с конденсатором если его расположить близко к низкоомной стороне? Посчитайте реактивные токи и рассеиваемую мощность при 600 Вт. Не видели, как при больших мощностях греется печать?


Это только на бумаге, в научных статьях, а в реальности берешь топологию из даташита, подставляешь в симулятор и получаешь 100 % совпадение. Ни разу не видел, чтобы теория с практикой так хорошо совпадали.

Мощность импульсная. Скважность достаточно большая, поэтому средняя мощность не очень большая. Нагревается не очень то и сильно.

Как вы думаете, зачем для аттенюаторов приводят еще и импульсную мощность? Если объем маленький, то тепло не успевает быстро рассеиваться и происходит локальный перегрев. Мои коллеги уже успели спалить дорогущий аджилентовский аттенюатор на 1 Вт, тоже по-началу мотивировали большой скважностью.

Да, я конечно, не совсем корректно выразился. Разница есть между сигналом с длительностью 1 мкс и периодом 1 мс и сигналом 10 мкс и периодом 10 мс, хотя скважность та же. Но в моем, конкретном случае, речь о мощности не идет. Все прекрасно работает в изделии)
И конденсаторы АТС так же успешно применяются для согласования транзисторов. В блоке есть небольшой перегрев, но с этим можно мириться.

Вопрос в другом: как в МО правильно расчитывать СЦ по данным из д.ш.?
Первое что я выяснил из всего диалога, что нужно попробовать проделать почти все то, что указано в сообщении номер два, ну или хотя бы разобраться как это делать...

S-параметры (а так же оптимальные значения импеданса источника Zs и нагрузки Zl) радиочастотных транзисторов с планарными выводами производители должны приводить в опорной плоскости (Reference Plane), расположенной у основания вывода. Другими словами вывод транзистора и всё что находится под ним исключается из рассмотрения.
Таким образом, при правильно снятых Sparam, Zs, Zl транзистор должен одинаково согласоваться при использовании различных материалов печатных плат (подложек). Этим достигается универсальность этих параметров.


Существуют калибровочные вставки. Например Delay Line с известным волновым сопротивлением.

Как показывает практика данный метод не всегда точно работает.

По своему опыту работы с Source- и Load Pull системами применительно к мощным ВЧ и СВЧ транзисторам, могу сказать что при активной составляющей импеданса не менее 2-3 Ом и рабочих частотах до 3 ГГц спроектированная топология платы начинает хорошо работать с первой итерации. Разумеется реактивная составляющая должна быть соизмерима с активной.

Думаю в данном случае не в гармоники играем, если нас не интересуют единицы и десятые доли процента КПД. Но нельзя отрицать и этот факт. Существуют несколько разновидностей Load Pull систем, которые позволяют создавать согласование на гармониках. Но для очень мощных транзисторов (200-1000 Вт) - это слишком затратно.

Как правило бессмысленно говорить о согласовании на гармониках, если транзистор имеет внутреннее согласование выхода.


Есть такой элемент IMPED находится по пути General -> Passive -> Other
Редко пользуюсь, но есть ещё ZFREQ по пути Lumped Element -> Resistor.

А вот за это отдельное, огромное спасибо!
Правильно ли я понимаю, если строить схему входной цепи, то выглядеть это должно примерно так:
1. Полосок 50 ом.
2. Примерная схема СЦ
3. И в качестве нагрузки импеданс транзистора
4. Строю диаграмму Смитта и на ней, путем изменения СЦ я добиваюсь сопряжения импедансов?

Примерно так, только первое, как мне кажется, не нужно. Только добавит лишний сдвиг фазы (вращение графика на диаграмме). После перечисленных Вами пунктов можно оптимизировать СЦ по минимуму модуля коэффициента отражения (или VSWR) в рабочем диапазоне частот.
P.S. Микрополосковую линию 50 Ом можно в завершающей стадии дорисовать. Кстати, если речь идёт о EM анализе, то следует соблюдать ширину портов. Здесь 50-омный микрострип с нулевой длинной как нельзя кстати.

Еще раз огромное спасибо!
По сути я это и пытался сделать, только несколько более сложным путем.

Не стоит благодарности. Выбранный Вами транзистор очень удачно должен согласоваться, если вы его используете в том диапазоне частот, на который он рассчитан. Рекомендую воспользоваться хотя бы любым планарным EM-симулятором. Ширина порта должна быть равна ширине вывода транзистора.

Если Вы о TRL калибровке говорите, то для точности нужна воздушная линия, все остальное - от лукавого. Воздушные линии под низкоомные усилители никто не делает. Печатные линии с диэлектриком не дают достаточной точности, сказывается влияние факторов разброса абсолютного значения проницаемости и изменения эффективной проницаемости от ширины проводника.


Вы про Маури говорите? Если за неделю справитесь с подгонкой топологии, приходите к нам работать, найдем чем занять ))


Причем здесь Load Pull системы? Речь идет о топологии. А согласование на гармониках, к сведению, дает выигрыш по мощности на основной частоте до 20%. И в приведенном автором усилителе об этом явно не подумали - существенный разброс мощности и эффективности в полосе 70 МГц.

Это все слова.
В жизни при изменении толщины диэлектрика с 0,25 на 0.5 мм получили усиление транзисторов Mitsubishi 7 дБ вместо ожидаемых 21 дБ на частоте 10 ГГц.
Все дело в том, что рекомендованную топологию посадочного места компонента из даташита нельзя тупо переносить на новую толщину диэлектрика. Просто работать не будет.
А если изменяем топологию - s-параметры будут совершенно другие.

MePavel Говорит об универсальности S-параметров. S-параметры, приводимые в даташитах имеют либо традиционную (в большинстве случаев) формулировку, когда дано также нормальное сопротивление линий передачи (например, 50 Ом; указывается это непосредственно рядом с данными) на которую со всех сторон нагружен N-полюсник, либо универсальную им. Курокавы (но это редко).
То, что предлагаете вы, является грубой ошибкой при повторении линий связи, из которых составлены СЦ. При изменении высоты подложки изменяется и волновое сопротивление линий передачи (весьма приблизительно обратно пропорционально). Таким образом на другой высоте подложки (или с другой диэлектрической проницаемостью) та же топология будет очевидно иметь совершенно отличные собственные S-параметры.
Кстати, смею заметить, что при переводе на подложку с существенно иной проницаемостью следует помнить, что СЦ располагаются непосредственно у края подложки, где точность предсказания свойств линии передачи (особенно при плоскостном моделировании) быстро деградирует.

Совсем за дурака меня держать не надо.
Я не говорил про волновое сопротивление линий.
Я говорил о том, что ПОСАДОЧНОЕ МЕСТО компонента тоже нужно изменять при смене материала.
Думать надо хоть иногда прежде чем обругать кого-то.

Помилуйте! Не держу ни в коем случае. У нас тут каждый спец на вес золота, чтобы ещё друг в друга кидаться непотребствами!
В формулировке я ошибся. Следовало подчеркнуть, что, как Вы и говорили, перенос топологии СЦ на другую подложку будет грубой ошибкой.
Но я всё же настаиваю на том, что это ни коим образом не противоречит утверждению об S-параметрах, из поста

Да, именно о ней.

Странно тогда, что Вы считаете метод математического моделирования топологии реально полученных СЦ с целью нахождения Zs и Zl наиболее точным.

Про эффективную проницаемость, как мне кажется, это уже слишком.
Предполагается, что имеется набор калибровочных микрополосковых вставок с нормированным волновым сопротивлением в заданном диапазоне частот.

Интересно, чем Вас Maury MW не устраивает в данном вопросе?

Имелось ввиду, что с помощью Load Pull измеряются оптимальные нагрузки на фундаментальной частоте и её гармониках. А уж потом по этим данным разрабатывается топология платы.

Если рассматривать работу обсуждаемого транзистора в ВЧ и ОВЧ диапазонах, то возможно и так.

Мне не очень понятно, из каких соображений Вы считаете, что можно существенно поднять мощность и КПД, приведенного автором усилителя, если произвести должное согласование на 2 и 3-й гармониках?
Обращаю внимание, что частоты гармоник приличные, а выходной импеданс достаточно низкий. Добротность согласующих цепей и выходной емкости транзистора невелика на этих частотах. Я думаю, что разработанные СЦ с у четом импеданса гармоник в данном усилителе будут работать как хорошие планарные излучатели и поглотители полезной мощности. Кроме того, возрастёт сложность проектирования (синтеза, оптимизации, подгонки), увеличится разница между результатом моделирования и реальной платой, повысится чувствительность к технологическим разбросам материала и топологии печатной платы, увеличится неравномерность и крутизна изменения коэффициента усиления в рабочем диапазоне частот, возрастёт чувствительность к КСВН нагрузки и т.п.
В любом случае, в даташите на рассматриваемый GaN nHEMT нет данных по гармоникам. Поэтому считаю, что нет смысла заострять своё внимание на этом.



Я понял о чём Вы хотите сказать. Отчасти Вы правы. Но в Вашем случае посадочное место, судя по всему, не причём.
Разработчики мощных RF транзисторов прекрасно понимают, что для уменьшения влияния посадочного места (индуктивности истока) нужно делать основание корпуса как можно тоньше, а ширину вывода как можно шире (но с учетом критической частоты полосковой линии). Как правило, при использовании толщин диэлектрика меньших, чем расстояние между нижней плоскостью корпуса и плоскостью выводов проблем при использовании S-параметров, Zl и Zs не возникает.
Что касается Вашего случая, то такой грандиозный провал усиления не иначе как грубой ошибкой в переносе топологии на другой материал назвать нельзя. И ошибка в общем-то типичная. При переходе на большие толщины диэлектрика уже становится невозможным создание низкоомных полосковых линий из наличия критической частоты (эти линии, чаще всего выполняют функции согласующих ёмкостей). Начинают сильно влиять переходы между микрополосками разной ширины. Таким образом, существуют вполне определённые требования к толщине и относительной диэлектрической проницаемости материала печатной платы (подложки).

Ошибаетесь. Больше всего влияет индуктивность переходных отверстий.
В тот раз пришлось полностью переработать посадочное место - и все стало нормально.
Но s-параметры, которые производитель измеряет на своем ламинате и на своей топологии площадки, при другой толщине материала - оказались полностью непригодны для расчетов и моделирования.

Спорный момент - возможно у Вас поменялось и качество переходных отверстий.

В доработанном варианте площадь площадок под выводами транзистора у Вас поменялась?



Скорее всего правильное моделирование должно Вам показать, что переход на другую толщину вызовет большие проблемы с согласованием.

Как делает S-параметры Murata: S parameter/Netlist (SPICE model)

Разумеется ошибаюсь. Сегодня не поленился и изучил транзисторы Mitsubishi Electric, о которых, по-видимому, Вы ведёте речь. Насколько я понял, это либо Low Noise GaAs HEMTs, либо Small Signal GaAs FET/HEMTs, InGaP HBT?

Тогда Вы, наверное, описались. Я не нашёл транзистора, на который заявлено усиление 21 дБ на 10 ГГц. Скорее всего, ожидалось 11 дБ. Тогда вполне нормальный спад усиления (с 11 до 7 дБ) из-за увеличения индуктивности истока (о которой я писал в предыдущем посте). Да и Вы сами это заметили:

Разумеется S-параметры двух полюсника в лоб не учитывают влияние паразитной индуктивности подключения третьего общего вывода (в данном случае истока). В таких случаях разработчику нужно понимать, что необходимо принимать соответствующие меры по снижению последовательной индуктивности общего вывода до такой величины, чтобы ею можно было в идеале пренебречь. Либо использовать компактные модели или S-параметры для трёх (и более) выводов.
Переход на меньшие толщины диэлектрика будет уменьшать индуктивность. Но для таких маломощных транзисторов доводить эту тенденцию до фанатизма, конечно же, не стоит, т.к. микрополоски получатся слишком узкие.

Что и следовало ожидать для такого типа корпусов транзисторов. Но автор темы разрабатывает СЦ под совершенно другой класс транзисторов! И соединение общего вывода транзистора не осуществляется посредством переходных отверстий на печатной плате. Конструкция корпуса транзистора обеспечивает слабое влияние индуктивности подключения истока для заданных частот и при работе на заданную нагрузку. Кроме того, конструкция основания реального усилителя, будет близка к конструкции оснастки, в которой снимаются S-параметры двухполюсника, а так же Zs и Zl (близка – с точки зрения посадочного места). В всё это дает разработчику возможность разрабатывать СЦ на других материалах печатных плат с использованием информации только из даташита.
Можно, конечно, упомянуть что S-параметры устройств снимаются в предположении, что в опорной плоскости выводов распределение потенциала (напряженности E) равномерное. Если нарисовать топологию платы такой, что возникает перекос E вдоль ширины вывода, то работать такая топология будет так же криво. Тоже касается и посадочных мест.
Но тем не менее мне приходится часто проводить измерения Zs, Zl и S-параметров в оснастке с толщиной диэлектрика 35 mil. А потом проектировать топологию, к примеру, на толщину диэлектрика 20 mil.
К примеру для корпуса транзистора, который привёл автор темы, топология начинает правильно работать с первой итерации вплоть до частот 3-3,5 ГГц, несмотря на то, что импедансы источника и нагрузки составляют единицы и даже доли ома. Проверяется оптимальность спроектированных СЦ также на Load Pull системе, но уже в 50-омном тракте. Отклонение оптимального входного и выходного импеданса от 50-Ом в рабочем диапазоне частот не должно выходить за границы расчётных значений.
Так что я с Вами не согласен, что приведенные в даташите S-параметры (а следовательно Zs и Zl) категорически не будут работать на других толщинах и материалах диэлектрика как Вы утверждаете:

В данном случае у нас речь о "microstrip", как ПП так и калибровок, а значит имеет место быть распространение сигнала в двух средах: диэлектрике и воздухе. Эффективная диэлектрическая проницаемость (ЭДП) - это как раз и есть то понятие, которое характеризует дисперсию сигнала из-за распространения в разных средах и зависит от толщины линии. Для TRL калибровки важное значение имеет задержка или фазовый набег, которые трудно точно измерить для линий "microstrip". По материалам научных статей, ЭДП является большой головной болью.


В конечном итоге получается, что калибровочные "delay line" тоже моделируются, либо измеряются с помощью других моделированных линий. Так не лучше ли исключить промежуточные измерения/моделирования?


У Вас есть данные по точности, которые дают эти вставки?


Хорошая контора.


Когда автор нарисует свою топологию и повторит сопротивления по основной частоте, а полоса окажется уже чем надо, будет знать в какую сторону "копать".

Мне кажется, что Вы хотите получить какую-то нереальную точность от калибровки. Про ЭДП я в курсе и насчёт большой головной боли по этому поводу Вы зря. В книге Фуско «СВЧ цепи…» приводится два метода расчёта волнового сопротивления микрополосковой линии для разных соотношений W/h. Каждый метод, по словам автора, даёт погрешность расчёта волнового сопротивления microstrip не более 1 %. Сам пользуюсь TXLine от AWR. И никаких расхождений от EM-моделирования простой полосковой линии мною замечено не было.

Если длина Thru нулевая (а так чаще всего и предполагается при TRL-калибровке контактных устройств или реальных усилителей), то проблемы с задержкой и фазовым набегом исключаются автоматически. Посмотрите как устроены Test Fixture, например, у Maury MW http://www.maurymw.com/pdf/datasheets/4T-005.pdf


Не лучше! Delay line очень широкополосная. И никаких сверх сложных моделирований не надо делать, чтобы с высокой точностью рассчитать её
волновое сопротивление. И даже если предположить, что волновое сопротивление линии определено с огромнейшей погрешностью, предположим 20%. То и импеданс транзистора будет определяться примерно с такой же систематической погрешностью. Даже при такой ошибке КСВН нагрузки «усилителя» не превысит 1,2. Что является далеко не плохим показателем (особенно для входа) и потому есть от чего отталкиваться.

А вот моделирование топологии усилителя с целью отыскания оптимального импеданса оказалось бесполезным занятием! Особенно, если усилитель имеет сложные цепи согласования и их большую трансформацию. Небольшая ошибка симулятора, диэлектрической проницаемости материала платы — сразу уход частоты. Импеданс уносит куда попало! Представьте, какие проблемы, если имеются сосредоточенные элементы (индуктивности, конденсаторы), коаксиальные кабели… Да и вообще цепи смещения, выполненные в виде Lambda/4 микрополосковых линий и заканчивающихся на конце шунтирующим конденсатором, перекошенная топология после неудачной подрезки или наклейки фольги. С таким арсеналом плохо моделирующихся элементов шанс уйти от истинного значения импеданса очень велик!

Данных по точности именно для вставок нет. Только номинал волнового сопротивления.
В даташите приводится диаграмма Смита и частотная зависимость |S21|, «половинки» экспоненциального перехода Test Fixture. Видно, что всё хорошо работает в заявленном диапазоне частот. Смысла не доверять Maury MW не вижу. Более того, измерял диэлектрическую проницаемость материала плат и вставок на 1 МГц и пересчитывал волновое сопротивление. Всё чётко.

Вряд ли тут гармоники ему чем-то помогут. Импеданс нагрузки почти чисто активный. Проблем с полосой быть недолжно, особенно если трансформацию сопротивления осуществить в два (и более) приёма. Предполагается использовать ступенчатый переход (можно поиграться даже с линейным или экспоненциальным переходом). Но слишком длинные и сложные цепи согласования могут иметь бОльшие потери, хоть и обеспечивают лучшую широкополосность.