| |
 BGA0.4 9x9, Как вывести все? |
|
|
|
|
 Jan 15 2014, 21:26
|
Участник
Группа: Участник
Сообщений: 60
Регистрация: 7-12-10
Из: Russia
Пользователь №: 61 455
|
Цитата(Владимир @ Jan 15 2014, 13:16)  Заказывали где-то на Тайване.
заказ не я делал.
Я только ценой интересовался, насколько Stacke микроVia+ глухие, заполнение медью + микроVia увеличивало цену Понятно. В общем, я вижу два варианта: 1)Stacked via, с божескими параметрами ширины\зазора. 2)внешний ряд NSMD, остальное SMD. Проводник\зазор 75 мкм. 0,15\0,3 виа с заполнением ̶м̶е̶д̶ь̶ю̶ компаундом и последующей металлизацией.  Похоже, что первый будет дешевле.
Сообщение отредактировал Electrophile - Jan 15 2014, 21:31
|
|
|
|
|
|
|
|
Jan 15 2014, 21:32
|
Гуру
Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881
|
не будет божеских зазоров при stacked (разве что очень глубоко stacked их делать, и с заполнением, то есть стек без смещения - дорого будет). А иначе в лучшем случае 65 микрон, если сделают виа 4/8 мил
IMHO - внешний ряд NSMD, внутренние SMD, и микровиа, не stacked, а один уровень, только между топом и слоем, что под ним, и вытаскивать дорожками 65/65 микрон во втором слое
лучше сделайте два или три варианта разводки, и пошлите их на оценку. Будет точно... А тут мы гадаем, все производители имеют своих тараканов...
|
|
|
|
|
|
|
|
Jan 15 2014, 21:35
|
Участник
Группа: Участник
Сообщений: 60
Регистрация: 7-12-10
Из: Russia
Пользователь №: 61 455
|
Цитата(SM @ Jan 15 2014, 13:32) не будет божеских зазоров при stacked. в лучшем случае 65 микрон, если сделают виа 4/8 мил
IMHO - внешний ряд NSMD, внутренние SMD, и микровиа, не stacked, а один уровень, только между топом и слоем, что под ним. Почему нет? Вполне все выходит даже при 5мил\5мил Пардон, не все, там несколько пинов питания 4 шт.
Сообщение отредактировал Electrophile - Jan 15 2014, 21:36
|
|
|
|
|
|
|
|
Jan 16 2014, 06:08
|
Участник
Группа: Участник
Сообщений: 60
Регистрация: 7-12-10
Из: Russia
Пользователь №: 61 455
|
Цитата(krux @ Jan 15 2014, 21:30) Спасибо, полезный документ!
|
|
|
|
|
|
|
|
Apr 24 2017, 13:13
|
Знающий
Группа: Свой
Сообщений: 604
Регистрация: 5-05-06
Из: Нижегородская обл.
Пользователь №: 16 819
|
Здравствуйте. Напишу тут раз уж про корпус с 0.4 мм между выводами говорили. Это мой первый опыт с BGA корпусами. Микросхема FAN49103. BGA 4x5 выводов с расстоянием 0.4 мм. С шариками 0.26 мм. У него в рекомендации катушка подключается на 3 слое. Не понятно это bottom слой или внутренний. 1) Можно ли катушку подключить через bottom слой? Толщина платы, мне кажется хватит, 1 мм-1.5 мм. 2) Переходные отверстия, я так понимаю, надо делать с заполнением (тентирование) у выводов SCL, SDA что бы не разрывать проводник от индуктивности?
Эскизы прикрепленных изображений
--------------------
Кризис - это не отсутствие денег, а отсутствие идей! Учитесь и никаких кризисов не будет.
|
|
|
|
|
|
|
|
Apr 24 2017, 13:24
|
Местный
Группа: Свой
Сообщений: 239
Регистрация: 5-02-06
Из: Подмосковье
Пользователь №: 14 012
|
Цитата(KARLSON @ Apr 24 2017, 16:13) Здравствуйте. Напишу тут раз уж про корпус с 0.4 мм между выводами говорили.
Это мой первый опыт с BGA корпусами. Микросхема FAN49103. BGA 4x5 выводов с расстоянием 0.4 мм. С шариками 0.26 мм.
У него в рекомендации катушка подключается на 3 слое. Не понятно это bottom слой или внутренний.
1) Можно ли катушку подключить через bottom слой? Толщина платы, мне кажется хватит, 1 мм-1.5 мм.
2) Переходные отверстия, я так понимаю, надо делать с заполнением (тентирование) у выводов SCL, SDA что бы не разрывать проводник от индуктивности? Не очень понятно, чем руководствовались люди, рисовавшие Layout Recomedations. Достаточно I2C пустить через uVia на слой 3 (по рисунку).
--------------------
Автор благодарит алфавит за любезно предоставленные буквы.(С)
|
|
|
|
|
|
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0
|
|
|
