реклама на сайте
подробности

 
 
18 страниц V  « < 12 13 14 15 16 > »   
Reply to this topicStart new topic
> I/O Designer
milien
сообщение Feb 4 2014, 14:57
Сообщение #196


Частый гость
**

Группа: Свой
Сообщений: 157
Регистрация: 10-07-13
Пользователь №: 77 470



Добрый день.
Делаю тренинг по IOD по файлу "Новый вариант лабораторных iod_lab_wkb_rus". Все получается, в целом, но все цепи у меня получаются в виде GND_1, GND_2, GND_3... Ну и естественно в Expedition все эти цепи - разные соединения. Вручную править не хочется, так как это касается не только питания.

И еще один немного непонятный момент.
Лаба 7, Размещение Генерированных Общих Символов в DxDesigner
...6. Разместите каждый новый символ на схеме....
Ставлю с галочками на Add Nets, Add Nets Name.
...
Создание Назначения Пинов и Запуск Обновления Схемы
13. Запустите Export > Schematic Update. - у меня этот пункт неактивен. (рис. 1)Приходится просто экспортировать заново символы и обновлять в DxD. Может в этом дело.
Дальше пакую, аннотирую, ставлю новый компонент на плате...
В лабе радостно сообщается:
19. Разместите FPGA в центр уже размещенных конденсаторов.
Взгляните на структуру соединений. Она далека от идеала и ее трудно трас-сировать. В следующем примере оптимизируем назначение пинов для получения трассируемого проекта.

У меня вот от нового компонента вообще никаких соединений нет. Из-за того, что цепи вот так коряво названы, как я описала выше.
На картинке U1 - была в лабе, U2 - моя.

П.С. для тех кто не очень помнит тренинг, это путь не через локальную либу, а экспортом в центральную проекта.
Эскизы прикрепленных изображений
Прикрепленное изображение
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
Kaligooola
сообщение Feb 5 2014, 08:05
Сообщение #197


Brubel
***

Группа: Свой
Сообщений: 321
Регистрация: 17-11-06
Из: Oudergem
Пользователь №: 22 444



Скорее всего дело вот в чём.
Для сигналов питания и земли можно создать сигнал "GND" с типом Ground и назначте всем земляным пинам.
Иначе в ментор аннотируется схема с автоматически назначенными цепями совпадающими с Pad Name. А так как они не могут одновременно называться "GND" то пронумерованы "GND_1", "GND_2" и тд
Для VCC_INT есть тип сигнала VCCINT. Для VCCO соответствующий VCCO. Есть типы VCCPLL и прочее. В зависимости от того как они называются у вашего производителя микросхем (Actel, Altera, Lattice, Xilinx).

Так же можно создать сигналы с типом JTAG для подсоединения сигналов TCK, TMS, TDO, TDI.
Для сигналов MSEL должен быть тип CONFIG.

Для всех сигналов двойного назначения в режиме конфигурации нужно создавать тип CONFIG. Они тогда становятся NO SWAP.

Для сигналов с выхода PLL или входа тактирования CLK можно создать сигнал с типом CLOCK (DCLOCK и проч). Тогда при SWAP (unravel) они будут перемешиваться только на контакты с возможным типом сигнала.

Если сигналы земли, питания и конфигурации править вручную в DxD - Expedition, то при обновлении схемы ваши "ручные" подключения в проекте будут обрываться.

Go to the top of the page
 
+Quote Post
SM
сообщение Feb 5 2014, 08:08
Сообщение #198


Гуру
******

Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881



Скажите пожалуйста, есть ли возможность экспортировать назначения пинов прямо в генерируемый пустой верилог модуль, при помощи атрибутов синтеза, а не в файл с констрейнами?
Go to the top of the page
 
+Quote Post
Kaligooola
сообщение Feb 5 2014, 10:44
Сообщение #199


Brubel
***

Группа: Свой
Сообщений: 321
Регистрация: 17-11-06
Из: Oudergem
Пользователь №: 22 444



--
Go to the top of the page
 
+Quote Post
milien
сообщение Feb 5 2014, 11:03
Сообщение #200


Частый гость
**

Группа: Свой
Сообщений: 157
Регистрация: 10-07-13
Пользователь №: 77 470



Kaligooola, спасибо за подсказку, на начальном уровне обучения все нюансы полезны, но не в этом было дело. С типами все было хорошо. Я так и не поняла, что я делала не так, но с третьего раза все получилось, все нужные в лабе пункты уже были активны, нормально все сгенерилось и красиво встало на плату. вроде все делала также...
шаманские танцы с бубном, ну или невнимательность.
Go to the top of the page
 
+Quote Post
SM
сообщение Feb 5 2014, 11:45
Сообщение #201


Гуру
******

Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881



Цитата(milien @ Feb 5 2014, 15:03) *
шаманские танцы с бубном

Вот это скорее. У меня неоднократно случалось, что после задания types compatibility сигналы все равно не назначаются как надо согласно этой введенной совместимости. Однако потом после каких-то манипуляций с бубном, оно вдруг начинало работать. При этом повторяемости никакой, чтобы это описать как глюк.
Go to the top of the page
 
+Quote Post
milien
сообщение Feb 6 2014, 15:17
Сообщение #202


Частый гость
**

Группа: Свой
Сообщений: 157
Регистрация: 10-07-13
Пользователь №: 77 470



Еще возник такой вопрос, чисто эстетический, на который ответа в Тренинге я не нашла.
Лаба 7 Процесс Обновления Схемы
Мы уже сгенерили символы в ЦБ (!), расставили на схему и упаковали ее.

"Следующим шагом в процессе является назначение пинов, передача этой информации в схему DxDesigner для упаковки топологии PCB.
Разработчик FPGA физическую реализацию FPGA и создал файл распределения пинов imageproc.pad."
Загружаем этот файл куда надо, "Synchronization Wizard распознает, что полное назначение пинов воздействует и на I/O Designer и на схему.
Для всех сигналов в I/O Designer генерируются ответвления цепей на схеме в DxDesigner."
Схема закроется и откроется снова с пере-генерированной схемой.

Все прекрасно, создались связи с именами сигналов. В лабе мы создавали 6 символов для компонента, некоторые получились большими. Я ориентируюсь, что можно было в настройках сделать сплит, но на всякий случай делала как написано в лабе.
Только после генерации этих символов остается много незадействованного места с пустыми пинами.
1. Каким должен быть грамотный подход, чтобы "сделать красиво"? (рис 1)
2. Какие и где включить галочки, чтобы на схеме отображалось (вместо pad600) не названия падов, а имена сигналов? (рис 2)

Заранее спасибо за ответы.


Эскизы прикрепленных изображений
Прикрепленное изображение
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
Kaligooola
сообщение Feb 7 2014, 10:46
Сообщение #203


Brubel
***

Группа: Свой
Сообщений: 321
Регистрация: 17-11-06
Из: Oudergem
Пользователь №: 22 444



У меня разработчик FPGA требует, чтоб символы были поделены по банкам.
А имя пина символа совпадало с Pin Function.

Для этого нужно в Label Type вместо Pin Name (PAD600), выбрать Signal Name (в вашем случае), либо я выбираю Pin Function (IO_DIFFIO_B19p_DQ, CONF_DONE, CLKUSR_IO_DIFFIO_R16p, nOE_IO_DIFFIO_R9p_DQ, nWE_IO_DIFFIO_R9n_DQ и т. д.).

Тогда на схеме можно видеть правильно ли назначены сигналы и какой назначение пина.
Иногда приходится сильно длинные получающиеся имена заменять на Custom label и придумывать сокращенное название.


Эскизы прикрепленных изображений
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
milien
сообщение Feb 12 2014, 14:44
Сообщение #204


Частый гость
**

Группа: Свой
Сообщений: 157
Регистрация: 10-07-13
Пользователь №: 77 470



Возник еще такой вопрос. Если у меня уже есть созданный символы для FPGA с мапированными компонентами, но все созданное вручную методами Library manager. Есть ли возможность эти символы втянуть в IOD и дальше работать по пути IOD - DxD - Exp? Если можно, то на какие нюансы стоит обратить внимание?
Go to the top of the page
 
+Quote Post
Kaligooola
сообщение Feb 14 2014, 08:12
Сообщение #205


Brubel
***

Группа: Свой
Сообщений: 321
Регистрация: 17-11-06
Из: Oudergem
Пользователь №: 22 444



В IOD есть пункт Import > Symbols from Board.

В появившемся окне нужно будет отметить галочками какие символы импортировать.
Иногда выдаются предупреждения. что конкретная ножка не может быть затянута с таким именем.
Иногда не может присвоить сигналы некоторым ножкам. если не ошибаюсь, то в этом импорте он затягивает и сигналы. Для сигналов земли, питания и JTAG нужно будет назначать новые сигналы с соответствующим типом.

Еще иногда IOD будет предлагать обновить символы и рыгаться варнингами, их нужно будет просто игнорировать и не обновлять символы (снимать птички в меню синхронизации), так как потом могут возникнуть несоответствия между Local PDB и Library.

Всех нюансов уже не помню, так как сейчас так не работаю.
Попробуйте на сохранённом проекте, чтоб было куда откатится.
Go to the top of the page
 
+Quote Post
milien
сообщение Feb 18 2014, 12:23
Сообщение #206


Частый гость
**

Группа: Свой
Сообщений: 157
Регистрация: 10-07-13
Пользователь №: 77 470



Скажите еще, пожалуйста, может есть еще какая-то дополнительная документация по IOD? На фтп ничего интересного не нашла, у меня есть только лекции из нового тренинга "Лекции iod_wkb_8.2_rus", к нему тренинг "Новый вариант лабораторных iod_lab_wkb_rus",
и еще пара слов (довольно таки существенные дополнения кстати, которых нехватает в лекциях) из документа "Expedition Enterprise Library Development Process Guide Release 7.9.3 Revision 1".
Есть еще какая-то инфа? или это все что есть?
И где можно скачать доки по хелпу? А то у меня все есть, кроме IOD.
Go to the top of the page
 
+Quote Post
fill
сообщение Feb 18 2014, 12:55
Сообщение #207


Гуру
******

Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(milien @ Feb 18 2014, 16:23) *
Скажите еще, пожалуйста, может есть еще какая-то дополнительная документация по IOD? На фтп ничего интересного не нашла, у меня есть только лекции из нового тренинга "Лекции iod_wkb_8.2_rus", к нему тренинг "Новый вариант лабораторных iod_lab_wkb_rus",
и еще пара слов (довольно таки существенные дополнения кстати, которых нехватает в лекциях) из документа "Expedition Enterprise Library Development Process Guide Release 7.9.3 Revision 1".
Есть еще какая-то инфа? или это все что есть?
И где можно скачать доки по хелпу? А то у меня все есть, кроме IOD.


Через пару недель возможно сделаю перевод версии тренинга io_designer_wkb_ee7.9.4


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.

www.megratec.ru
Go to the top of the page
 
+Quote Post
milien
сообщение Feb 18 2014, 13:01
Сообщение #208


Частый гость
**

Группа: Свой
Сообщений: 157
Регистрация: 10-07-13
Пользователь №: 77 470



Цитата(fill @ Feb 18 2014, 16:55) *
Через пару недель возможно сделаю перевод версии тренинга io_designer_wkb_ee7.9.4

Буду с нетерпением ждать)
А можно где-то оригинал глянуть? Я с английским в нормальных отношениях)
Или распространять нельзя?
Go to the top of the page
 
+Quote Post
Frederic
сообщение Feb 18 2014, 17:27
Сообщение #209


Знающий
****

Группа: Свой
Сообщений: 791
Регистрация: 14-05-05
Из: Минск
Пользователь №: 5 035



Цитата(milien @ Feb 18 2014, 16:01) *
Буду с нетерпением ждать)
А можно где-то оригинал глянуть? Я с английским в нормальных отношениях)
Или распространять нельзя?

буржуи запретили этак лет семь назад sad.gif


--------------------
Будь ты рабочий, будь ты профессор, а DxD-IOD-Exp должен знать каждый, чтобы не стать пособником империализма.
Go to the top of the page
 
+Quote Post
fill
сообщение Feb 21 2014, 09:27
Сообщение #210


Гуру
******

Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(milien @ Feb 18 2014, 17:01) *
Буду с нетерпением ждать)
А можно где-то оригинал глянуть? Я с английским в нормальных отношениях)
Или распространять нельзя?


Лабы обновил.
Если найдете ошибки просьба сообщить.


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.

www.megratec.ru
Go to the top of the page
 
+Quote Post

18 страниц V  « < 12 13 14 15 16 > » 
Reply to this topicStart new topic
5 чел. читают эту тему (гостей: 5, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th July 2025 - 19:03
Рейтинг@Mail.ru


Страница сгенерированна за 0.01519 секунд с 7
ELECTRONIX ©2004-2016