|
|
  |
I/O Designer |
|
|
|
Feb 4 2014, 14:57
|

Частый гость
 
Группа: Свой
Сообщений: 157
Регистрация: 10-07-13
Пользователь №: 77 470

|
Добрый день. Делаю тренинг по IOD по файлу "Новый вариант лабораторных iod_lab_wkb_rus". Все получается, в целом, но все цепи у меня получаются в виде GND_1, GND_2, GND_3... Ну и естественно в Expedition все эти цепи - разные соединения. Вручную править не хочется, так как это касается не только питания. И еще один немного непонятный момент. Лаба 7, Размещение Генерированных Общих Символов в DxDesigner ...6. Разместите каждый новый символ на схеме.... Ставлю с галочками на Add Nets, Add Nets Name. ... Создание Назначения Пинов и Запуск Обновления Схемы 13. Запустите Export > Schematic Update. - у меня этот пункт неактивен. (рис. 1)Приходится просто экспортировать заново символы и обновлять в DxD. Может в этом дело. Дальше пакую, аннотирую, ставлю новый компонент на плате... В лабе радостно сообщается: 19. Разместите FPGA в центр уже размещенных конденсаторов. Взгляните на структуру соединений. Она далека от идеала и ее трудно трас-сировать. В следующем примере оптимизируем назначение пинов для получения трассируемого проекта. У меня вот от нового компонента вообще никаких соединений нет. Из-за того, что цепи вот так коряво названы, как я описала выше. На картинке U1 - была в лабе, U2 - моя. П.С. для тех кто не очень помнит тренинг, это путь не через локальную либу, а экспортом в центральную проекта.
Эскизы прикрепленных изображений
|
|
|
|
|
Feb 5 2014, 08:05
|

Brubel
  
Группа: Свой
Сообщений: 321
Регистрация: 17-11-06
Из: Oudergem
Пользователь №: 22 444

|
Скорее всего дело вот в чём. Для сигналов питания и земли можно создать сигнал "GND" с типом Ground и назначте всем земляным пинам. Иначе в ментор аннотируется схема с автоматически назначенными цепями совпадающими с Pad Name. А так как они не могут одновременно называться "GND" то пронумерованы "GND_1", "GND_2" и тд Для VCC_INT есть тип сигнала VCCINT. Для VCCO соответствующий VCCO. Есть типы VCCPLL и прочее. В зависимости от того как они называются у вашего производителя микросхем (Actel, Altera, Lattice, Xilinx).
Так же можно создать сигналы с типом JTAG для подсоединения сигналов TCK, TMS, TDO, TDI. Для сигналов MSEL должен быть тип CONFIG.
Для всех сигналов двойного назначения в режиме конфигурации нужно создавать тип CONFIG. Они тогда становятся NO SWAP.
Для сигналов с выхода PLL или входа тактирования CLK можно создать сигнал с типом CLOCK (DCLOCK и проч). Тогда при SWAP (unravel) они будут перемешиваться только на контакты с возможным типом сигнала.
Если сигналы земли, питания и конфигурации править вручную в DxD - Expedition, то при обновлении схемы ваши "ручные" подключения в проекте будут обрываться.
|
|
|
|
|
Feb 6 2014, 15:17
|

Частый гость
 
Группа: Свой
Сообщений: 157
Регистрация: 10-07-13
Пользователь №: 77 470

|
Еще возник такой вопрос, чисто эстетический, на который ответа в Тренинге я не нашла. Лаба 7 Процесс Обновления Схемы Мы уже сгенерили символы в ЦБ (!), расставили на схему и упаковали ее. "Следующим шагом в процессе является назначение пинов, передача этой информации в схему DxDesigner для упаковки топологии PCB. Разработчик FPGA физическую реализацию FPGA и создал файл распределения пинов imageproc.pad." Загружаем этот файл куда надо, "Synchronization Wizard распознает, что полное назначение пинов воздействует и на I/O Designer и на схему. Для всех сигналов в I/O Designer генерируются ответвления цепей на схеме в DxDesigner." Схема закроется и откроется снова с пере-генерированной схемой. Все прекрасно, создались связи с именами сигналов. В лабе мы создавали 6 символов для компонента, некоторые получились большими. Я ориентируюсь, что можно было в настройках сделать сплит, но на всякий случай делала как написано в лабе. Только после генерации этих символов остается много незадействованного места с пустыми пинами. 1. Каким должен быть грамотный подход, чтобы "сделать красиво"? (рис 1) 2. Какие и где включить галочки, чтобы на схеме отображалось (вместо pad600) не названия падов, а имена сигналов? (рис 2) Заранее спасибо за ответы.
Эскизы прикрепленных изображений
|
|
|
|
|
Feb 7 2014, 10:46
|

Brubel
  
Группа: Свой
Сообщений: 321
Регистрация: 17-11-06
Из: Oudergem
Пользователь №: 22 444

|
У меня разработчик FPGA требует, чтоб символы были поделены по банкам. А имя пина символа совпадало с Pin Function. Для этого нужно в Label Type вместо Pin Name (PAD600), выбрать Signal Name (в вашем случае), либо я выбираю Pin Function (IO_DIFFIO_B19p_DQ, CONF_DONE, CLKUSR_IO_DIFFIO_R16p, nOE_IO_DIFFIO_R9p_DQ, nWE_IO_DIFFIO_R9n_DQ и т. д.). Тогда на схеме можно видеть правильно ли назначены сигналы и какой назначение пина. Иногда приходится сильно длинные получающиеся имена заменять на Custom label и придумывать сокращенное название.
Эскизы прикрепленных изображений
|
|
|
|
|
Feb 18 2014, 12:55
|

Гуру
     
Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512

|
Цитата(milien @ Feb 18 2014, 16:23)  Скажите еще, пожалуйста, может есть еще какая-то дополнительная документация по IOD? На фтп ничего интересного не нашла, у меня есть только лекции из нового тренинга "Лекции iod_wkb_8.2_rus", к нему тренинг "Новый вариант лабораторных iod_lab_wkb_rus", и еще пара слов (довольно таки существенные дополнения кстати, которых нехватает в лекциях) из документа "Expedition Enterprise Library Development Process Guide Release 7.9.3 Revision 1". Есть еще какая-то инфа? или это все что есть? И где можно скачать доки по хелпу? А то у меня все есть, кроме IOD. Через пару недель возможно сделаю перевод версии тренинга io_designer_wkb_ee7.9.4
--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю. www.megratec.ru
|
|
|
|
|
Feb 18 2014, 13:01
|

Частый гость
 
Группа: Свой
Сообщений: 157
Регистрация: 10-07-13
Пользователь №: 77 470

|
Цитата(fill @ Feb 18 2014, 16:55)  Через пару недель возможно сделаю перевод версии тренинга io_designer_wkb_ee7.9.4 Буду с нетерпением ждать) А можно где-то оригинал глянуть? Я с английским в нормальных отношениях) Или распространять нельзя?
|
|
|
|
|
  |
5 чел. читают эту тему (гостей: 5, скрытых пользователей: 0)
Пользователей: 0
|
|
|