Здравствуйте!

Имеется проект PCB, в котором АЦП ADS5474 (14 bit, 400 MSPS, DDR) подключен к Spartan6. Диффпары от АЦП завели не в один банк, а в разные. Нужно проверить, будет при этих условиях разводиться ПЛИС или нет.
1. Если открыть CoreGenerator/SelectIO interface wizard, то на первой же вкладке написано "SelectIO Wizard is designed to handle "half-bank" interfaces only".
2. Если "вручную" использовать IDDR2, то не проходит PAR по времянке.
3. Если "вручную" использовать ISERDES2, то не проходит MAP из-за того, что ISERDES можно клочить только региональными клоками.

Можно ли решить эту проблему, или все-таки придется переделывать PCB?
Заранее благодарен.

Достоверно, конечно, никто не скажет, но из личного опыта: АЦП от AnaloDevice на 500 МГц подключенная к виртекс4 вполне работала. При этом я никогда не заморачивался с разводкой на пины одного банка. Напротив для меня наибольшим критерием является "красива" (ровная) разводка линий по плате. Всегда прокатывало. Примеров было немало. Правда приходилось поиграть с тактовым входом от АЦП, например его проинвертировать. Считаю в Вашем случае то же все будет работать. Желаю удачи.

Вы меня вдохновили. Попробую сделать IDDR через Coregen, и потом резделить на банки.

Offtop а этот АЦП В России без бумаг продают? Не так и дорог для своих параметров. Нет ли двуканального похожего?

Во вторник смогу сказать. Этим Босс занимается

АЦП это и даже на гигагерц продают пока без бумаг. На счет тактирования, в даташите же написано все. Если два региона соседние, то можно глобальный тактовый вход расшарить на них. Но вроде никто не запрещает использовать глобальное тактовое дерево, хотя возможно фазой придется покрутить.