Цитата(3.14 @ Jun 29 2006, 12:46)

По моему Вы что то попутали, 1 и 2 это не два разных пути а последовательность действий, т.е. 1 - получаем mem файл, 2 - обновляем битник, 3 - загружаем через JTAG.
Например, другой путь, BRAM с кодом делается двухпортовым с помощью самодельных средств перезаливается, но по моему это не стоит того, битник не так долго заливается.
Если нет mem, а очень не хочется реимплементировать, наверное не сложно будет утилиту написать которая конвертнет coe -> mem ...
так ведь это..
вроде в JTAG_loader_quick_guide.pdf (из поставки KCPSM3 (PicoBlaze for Spartan-3, Virtex-II and Virtex-II Pro FPGAs )) предложен механизм заливки через Житаг "на скаку" :
там как раз и двупортовое блочное ОЗУ + использование примитива BSCAN (для житага).
даи потом: если Житаг - такая уж проблема, то можно взамен того же BSCAN
свой блок со
своим интерфейсом (да хоть тот же uart_lite) прикрутить - а все остальное остается "as is" =)