Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Вопрос по Xilinx PicoBlaze
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
vladec
Для загрузки кода PicoBlaze минуя переразводку всей ПЛИС, Xilinx предлагает два пути.
1. Загрузка через JTAG.
2. Перекодировка выходного bit файла.
В первом случае в качестве исходного берется hex файл, а во втором mem файл, формируемые Xilinxовским ассемблером. Но как известно ассемблер у них очень убогий. Если же использовать ISE от Mediatronix, то он выдает только vhd и coe файлы.
Кто нибудь знает как реализовать быструю загрузку при использовании ISE Mediatronix?
3.14
По моему Вы что то попутали, 1 и 2 это не два разных пути а последовательность действий, т.е. 1 - получаем mem файл, 2 - обновляем битник, 3 - загружаем через JTAG.
Например, другой путь, BRAM с кодом делается двухпортовым с помощью самодельных средств перезаливается, но по моему это не стоит того, битник не так долго заливается.
Если нет mem, а очень не хочется реимплементировать, наверное не сложно будет утилиту написать которая конвертнет coe -> mem ...
Doka
Цитата(3.14 @ Jun 29 2006, 12:46) *
По моему Вы что то попутали, 1 и 2 это не два разных пути а последовательность действий, т.е. 1 - получаем mem файл, 2 - обновляем битник, 3 - загружаем через JTAG.
Например, другой путь, BRAM с кодом делается двухпортовым с помощью самодельных средств перезаливается, но по моему это не стоит того, битник не так долго заливается.
Если нет mem, а очень не хочется реимплементировать, наверное не сложно будет утилиту написать которая конвертнет coe -> mem ...


так ведь это..
вроде в JTAG_loader_quick_guide.pdf (из поставки KCPSM3 (PicoBlaze for Spartan-3, Virtex-II and Virtex-II Pro FPGAs )) предложен механизм заливки через Житаг "на скаку" :
там как раз и двупортовое блочное ОЗУ + использование примитива BSCAN (для житага).
даи потом: если Житаг - такая уж проблема, то можно взамен того же BSCAN свой блок со своим интерфейсом (да хоть тот же uart_lite) прикрутить - а все остальное остается "as is" =)
vladec
Оказалось, что у Mediatronix-а тоже есть директива для создания mem-файла, но формат получаемого файла, как и в случае coe-файла требует некоторой перекодировки. В общем проблему решили, пока исправлениями в Ultraedit-е
3.14
Цитата
вроде в JTAG_loader_quick_guide.pdf (из поставки KCPSM3 (PicoBlaze for Spartan-3, Virtex-II and Virtex-II Pro FPGAs )) предложен механизм заливки через Житаг "на скаку" :
там как раз и двупортовое блочное ОЗУ + использование примитива BSCAN (для житага).
Не знал.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.