Quartus 12.1, режим streaming. На вход sink_real на восьмом такте кадра подаю дельта-функцию и наблюдаю странный отклик. Что это за огрызок вблизи курсора по сигналам source_real и source_imag? Этот кусок должен быть в конце кадра с косинусоидой (примерно на 700 микросекунде), но там он отсутствует. К сожалению сейчас нет возможности проверить корку в железе,только симуляция.Это что, глюк модели или корка так работает? С коркой от Xilinx таких сюрпризов не было.
Все умрем от зависти к альтере . Скажите хоть какие они эти волшебные features, без каких мы всю жизнь работаем на xilinx?
Вы не поняли,я имел ввиду недоступные для меня, а не для Хилых, фичи Например интерфейс jesd204,для Альтеровского варианта у меня есть лицензия,а для Хилого варианта её нужно покупать.
Группа: Свой
Сообщений: 401
Регистрация: 6-10-04
Из: Воронеж
Пользователь №: 806
Корка jed204b на avnet для xilinx вроде не смертельно дорого - 7000 $ (мы кстати думаем купить или нет). Слово класса AD6676 сильно расплывчато.... Мне например ИМЕННО такое не надо . Как то жили с ацп и своим приемником. А просто АЦП без jed полно.... AD9467 200 МГц 16 бит чем Вам плохо.
Слово класса AD6676 сильно расплывчато.... Мне например ИМЕННО такое не надо . Как то жили с ацп и своим приемником. А просто АЦП без jed полно.... AD9467 200 МГц 16 бит чем Вам плохо.
1. Работа на нуле (нужен квадратурный смеситель и АЦП нужно 2 или двухканальный) или низких ПЧ (узкая полоса) 2. Динамический диапазон 3. Экспортные ограничения.
Если кому интересно,корка заработала нормально.Всему виной моя невнимательность,не заметил этого требования"This signal reset_n can be asserted asynchronously, but must remain asserted at least one clk clock cycle and must be deasserted synchronously with clk".
Непонятка с коркой FFT,Altera
Jan 9 2015, 10:14
Не мы такие,жизнь такая.Просто у Альтеры есть некоторые фичи которые недоступны у Хилых.
. Скажите хоть какие они эти волшебные features, без каких мы всю жизнь работаем на xilinx? 
Я пока в раздумьях.
