|
|
  |
Проект для тестирования схемы питания StratixV |
|
|
|
Mar 11 2015, 08:53
|
Знающий
   
Группа: Свой
Сообщений: 572
Регистрация: 17-11-05
Из: СПб, Россия
Пользователь №: 10 965

|
Цитата(DuHast @ Mar 10 2015, 22:05)  Для тестирования и отладки схемы питания StratixV необходим написать проект при котором бы ПЛИС потреблял как можно больше энергии. Для этого должны выполняться два условия: ПЛИС должен быть хорошо загружен, триггеры должны менять своё состояние как можно чаще. Вот такое делал http://opencores.org/project,highload. Параметры подбирать по потребностям. Основная идея - разбить проект на много параметризированных модулей, с одним единственным гигантского размера синтезаторы плохо справляются.
|
|
|
|
|
Mar 11 2015, 12:17
|

Местный
  
Группа: Свой
Сообщений: 314
Регистрация: 13-07-06
Из: Москва
Пользователь №: 18 797

|
Цитата(des00 @ Mar 11 2015, 10:54)  Круто, аж завидно. Стыдно признаться на рабочей машине до сих пор 3 гига, остальное на удаленных серверах  Проверьте параметр Verilog loop limit, может быть тут ограничение на 10000 в генерейте зарыто У меня на рабочей машине ещё 9-й квартус стоит, и лицензия слетела. Работаю вна удалённом сервере. По поводу generate я соврал у меня этот блок вообще в графике нарисован, но про 10000 - это правда.
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|