|
Расчет параметров плат с BGA, что считать, а что не считать. |
|
|
|
Jul 11 2006, 09:05
|

Гуру
     
Группа: Модераторы
Сообщений: 2 095
Регистрация: 27-08-04
Из: Россия, СПб
Пользователь №: 553

|
В виду того, что поиск по форуму выкидывает в google решил создать новую тему.
Исходные данные FBGA шаг 1.0 мм. Зазоры - 0.1. Необходимо провести 2 проводника между КП на верхнем слое. Ориентировочная система зазоров. КП-маска(0,1):маска-проводник(0,1):проводник(0,1):зазор(0,1):проводник(0,1):проводник-маска(0,1):маска-КП(0,1)=0.7. По приведенному расчету получается, что провести 2 проводника невозможно, т.к. размер КП д.б. 0.38-0.43(рекомендовано производителем ИС). Я что-то не так считаю? А ведь пишут, что можно и на меньшем шаге провести 2 проводника.
Получается, что на внешних слоях можно провести только 1 проводник, а на внутренних уже не будет мешать маска. PS: За 0.1 выходить нельзя.
|
|
|
|
|
Jul 11 2006, 09:49
|

Гуру
     
Группа: Модераторы
Сообщений: 2 095
Регистрация: 27-08-04
Из: Россия, СПб
Пользователь №: 553

|
Цитата(Mikle Klinkovsky @ Jul 11 2006, 13:46)  Цитата(vetal @ Jul 11 2006, 13:05)  ...КП-маска(0,1):маска-проводник(0,1)...
Это учитывается из каких соображений? Это потому, что я не знаю что будет если в промежутке КП-проводник, последний оголится. Есль предположение, что при таких зазорах может произойти нечто страшное. Скорее всего, я(мы) недо конца понимаю(ем) что, как и на что влияет и как все эти цифры должны быть связаны между собой. где считать зазоры по маске, а где по меди..
|
|
|
|
|
Jul 11 2006, 12:28
|
Частый гость
 
Группа: Свой
Сообщений: 185
Регистрация: 30-12-04
Пользователь №: 1 761

|
Цитата(vetal @ Jul 11 2006, 13:05)  ... Я что-то не так считаю? А ведь пишут, что можно и на меньшем шаге провести 2 проводника. .... А кто и где это пишет, можно узнать? Очень интересно. Я бы не советовал Вам пытаться тащить два проводника, ничего хорошего из этого не выйдет. Лучше загляните сюда: http://direct.xilinx.com/bvdocs/appnotes/xapp157.pdf
|
|
|
|
|
Jul 11 2006, 12:46
|
Профессионал
    
Группа: Свой
Сообщений: 1 972
Регистрация: 10-10-05
Из: 54°36'41.81" 39°43'6.90"
Пользователь №: 9 445

|
Если доступны технологические возможности зазор/дорожка равные 0,1/0,1мм, то все возможно. Если взять (из приведенной доки) диаметр площадки 0,4мм, то: 1мм-0,4мм-3*0,1мм-2*0,1=0,1 (шаг БГА - диам.площадки - 3 зазора по 0,1 - 2 дорожки по 0,1) т.е. еще и запас остаётся!
Осталось разобраться какой д.быть диаметр площадки... Цитирую: "т.к. размер КП д.б. 0.03-0.43(рекомендовано производителем ИС)."
--------------------
Подвиг одного - это преступление другого! (с) Жванецкий
|
|
|
|
|
Jul 11 2006, 13:00
|

Гуру
     
Группа: Модераторы
Сообщений: 2 095
Регистрация: 27-08-04
Из: Россия, СПб
Пользователь №: 553

|
Цитата А кто и где это пишет, можно узнать? Очень интересно. http://www.atspcb.ru/index.php?content=113Файлик "Проектирование плат BGA с шагом контактов 0,5мм 0,65мм 0,8мм", его до 1 мм можно аппроксимировать. Цитата Я бы не советовал Вам пытаться тащить два проводника, ничего хорошего из этого не выйдет. Лучше загляните сюда: Такого я уже много прочитал, а слоев-то всего 6. Особо не разгуляешся, т.к. питание тоже есть. Цитата 1мм-0,4мм-3*0,1мм-2*0,1=0,1 (шаг БГА - диам.площадки - 3 зазора по 0,1 - 2 дорожки по 0,1) т.е. еще и запас остаётся! Маску забыли. Что будет если проводник окажется на краю маски, а во время пайки шарик его прихватит. Цитата Осталось разобраться какой д.быть диаметр площадки... Цитирую: "т.к. размер КП д.б. 0.03-0.43(рекомендовано производителем ИС)." 0.03- опечатка. д.б. 0,38. Но это не меняет сути. Какие последствия м.б. от такого уменьшения? При заданной технологии ПП, на 6 - слоях разводится влегкую, при использовании 2-х типов микропереходов(даже с учетом того, что на пространстве спичечного коробка расположено 4 bga чипа). Если удастся провести 2 проводника, то можно будет обойтись одним типом микропереходов.
|
|
|
|
|
Jul 12 2006, 06:44
|

Гуру
     
Группа: Модераторы
Сообщений: 2 095
Регистрация: 27-08-04
Из: Россия, СПб
Пользователь №: 553

|
Цитата(VslavX @ Jul 11 2006, 17:29)  Цитата Осталось разобраться какой д.быть диаметр площадки... Цитирую: "т.к. размер КП д.б. 0.03-0.43(рекомендовано производителем ИС)." 0.03- опечатка. д.б. 0,38. Но это не меняет сути. Какие последствия м.б. от такого уменьшения? А размер шариков какой? Можно попробовать рассмотреть вариант SMD (solder mask defined) контактных площадок - сделайте площадку диаметром 0.5 и оставьте маску 0.42, например. Мы такие площадки SMD применяли на FBGA492 с шагом 1.27 - вполне надежно паялось и пролезало две дорожки с нормами 0.125. Шарик-0,65. Это интересный вариант. Даже картинку шашел:
|
|
|
|
|
Jul 12 2006, 09:23
|

embarrassed systems engineer
    
Группа: Свой
Сообщений: 1 083
Регистрация: 24-10-05
Из: Осокорки
Пользователь №: 10 038

|
Цитата(vetal @ Jul 12 2006, 12:01)  Эту статью можно читать только с калькулятором. Одна веричина в мм, другая в mil. Обычно у CAD-чиков такой куркулятор уже в голове встроен  Цитата(vetal @ Jul 12 2006, 12:01)  Почему все предложенные варианты считаются только по меди? Только в доке at&s учтено наличие маски на плате. Надо полагать потому, что в "классике" (платы без BGA и прочих компонентов с текучими контактами) маска не играла такой принципиальной роли. В нашей конторе опытные платы до третьего класса включительно вообще без маски заказываем - быстрее и дешевле. Насчет ATS - надо у них самих выяснять, насколько они гарантируют эту штуку -"регистрация маски". Судя по доке - это минимальная ширина маски контактирующей именно с основой, а не с медью. Обычно есть еще параметр смещения слоя маски относительно меди при производстве плат - насколько "съедет" фотошаблон - это тоже никто кроме производителя плат не скажет. Но надо полагать, раз в документации нарисовано две дорожки между ножек, значит такие платы сделать могут. У нас вот тоже 1мм BGA на 6-ти слойке "светит" и я тоже на ATS с надеждой смотрю  А такой вопрос - волновое сопротивление цепей в Вашем проекте не актуально? Не прикидывали Stackup своей платы при проводниках 100мкм?
|
|
|
|
|
Jul 12 2006, 10:45
|

Гуру
     
Группа: Модераторы
Сообщений: 2 095
Регистрация: 27-08-04
Из: Россия, СПб
Пользователь №: 553

|
Цитата Обычно у CAD-чиков такой куркулятор уже в голове встроен А я не CAD-чик. Цитата А такой вопрос - волновое сопротивление цепей в Вашем проекте не актуально? Не прикидывали Stackup своей платы при проводниках 100мкм? Волновое сопротивление не актуально. Скорее будет актуально EMC, но от производителя ПП тут мало что зависит. Цитата - производитель крут, можно не парится, Так и есть. Но, наверняка задачу можно решить в пределах 0.1. К примеру можно решить как минимум 3-мя способами: маска внахлыст, маска по контуру КП и зазор по маске - 0,05. Осталось выяснить, какое решение наоболее оптимальное. "не парится" - самый простой выход, но можно порариться и найти несколько приемлимых решений, вместо одного(см. выше).
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|