Зачем тогда тот же Xilinx так упорно пишет про Power Sequence для всех своих последних серий ПЛИС? и Большая часть Answer Records на их сайте в разделе про питалово связана именно с неправильной последовательностью включения.

Поглубже порывшись в мануалах нашел, что в первую очередь Altera рекомендует подать напряжение на ядро, а потом на все остальное:

Стабилизатор используем EN6347QI (4A PowerSoC Voltage Mode Synchronous PWM Buck with Integrated Inductor)


Получается, что схема питания будет такой?

Еще Уваж. likeasm указывал о защите выходных напряжений от нерабочих ситуаций,
например, когда запаяны другие номиналы резисторов обратной связи и тд. Тогда можно
ввести в схему перемычки и при первом включении контролируются выходные напряжения, работа
преобразователей. Затем только устанавливаются
перемычки на плату и подается питание на плис.

Спасибо, учту.
А по поводу правильности подключения (сообщение выше) что скажете?

2 verali

Вывод POK (power good) на практике зачастую резистором подтягивают к питанию, например 3.3В (которое у вас входное).
Если вдруг просядет или от помехи уровень изменится (пусть и кратковременно) - пропадет питание с ПЛИС, что не есть хорошо.

Сообщение отредактировал sallador - Jun 10 2015, 08:46