Здравствуйте!
На данный момент выбираем между двумя стабилизаторами TPS74401 и ADP5050 для Cyclone V.
FPGA используем впервые (до этого использовали CPLD)
Коллектив выбрал вариант от TI, но лично меня смущает, почему в решении AD реализация системы питания сложнее - здесь и отдельная многовыводная микросхема(относительно стабилизатора от TI), плюс обвязки больше?
Кол-во номиналов питания - 5 видов.
Макс. ток на ядро - до 1.5 А.

ADP5050
Нажмите для просмотра прикрепленного файла
TPS74401
Нажмите для просмотра прикрепленного файла

Так ведь TPS74401 low-dropout (LDO) linear regulator - линейный. Греться будет как печка. Входная напруга сколько вольт?

3.3 V

Советую посмотреть в сторону PowerSoC DC-DC Step-Down Converters (минимум площади и обвеса)
https://www.altera.com/products/power/devic...converters.html
Сам использую, пока нареканий нет

Спасибо!

точно

Необходимо комплексно проектировать блок питания системы или устройства в целом
при этом учитывая требования FPGA.
Предположим для питания FPGA подходит по мощности источник +3.3v
тогда еще необходимо получить еще +2.5v, +1.2v, +1.0v (или похожие) из +3.3v.,

ADP5050 в этом случае не будет работать У нее входное напряжение +4.5v-+15.0v
(Или надо использовать как нарисовано источник +12v как входной И этот источник
тогда должен поддерживать мощности потребления FPGA).
Указанные линейные преобразователи возможно будут сильно греться (очень вероятно) зависит от задачи загрузки и тд.

Я использую импульсные преобразователи LINEAR TECHNOLOGY www.linear.com для питания FPGA.
Сейчас я применяю LT8610A (выходной ток до 3.5А), допустим 3 одинаковых источника,
Если есть порядок включения питаниЙ fpga то в такой последовательности используется вход EN преобразователей
Но у меня входное напряжение +12v.

Для указанного случая +3.3v можно рекомендовать LTC3614 (4A).
http://www.linear.com/product/LTC3614 Можно и 3A преобразователи выбрать
http://www.linear.com/parametric/Micropower_Buck_Regulators

Можно порекомендовать еще посмотреть схемы Starter Kit Cyclone 5, Development Kit, Evaluation Kit.
Как сделано питание там. На Xilinx FPGA Kit имеются приводятся электрические схемы в тч выполнение
источников питания как пример

Вот описние структурной схемы какого-то кита в тч приводится структурная схема блока источника питания
https://www.altera.com/content/dam/altera-w...a_dev_board.pdf

Огромное спасибо всем за ответы!
Решили использовать стабилизаторы от Altera - EN6347QI (PowerSoC Voltage Mode Synchronous PWM Buck with Integrated Inductor)
Судя по даташиту, данный стабилизатор можно использовать для всех требующихся нам значений напряжения (1.1, 1.8, 2.5 analog, 2.5, 3.3) с максимальным током в 4А.
Нажмите для просмотра прикрепленного файла
Выслушаю любую критику

Часто бывает, что такой позиции нет, нужно подобрать 3А совместимую замену.

Потом как будет в перспективе: сегодня Altera (ранее Enpirion) выпускает, а завтра Intel непонятно.

1. Закладывая стабилизатор с делителем напряжения, нужно учитывать точность его резисторов по обратной связи(погрешность не выше 1%) и контроль их монтажа, если кто-то где-то ошибется, то плис спалите.
2. Нужно учитывать порядок подачи питания на FPGA если требуется. У данного преобразователя не увидел PG сигнала.

Подскажите пожалуйста где посмотреть порядок подачи питания на ПЛИС и что такое PG сигнал?

PG=Power Good - поднимается в логическую единицу, когда по обратной связи(FB) ваш преобразователь раскачивает необходимый уровень напряжения. Иными словами указывает на то, что преобразователь заработал нормально в соответствии со схемой. Для того, чтобы организовать последовательную цепочку включения DC-DC преобразователей: PG предыдущего преобразователя заводят на EN последующего.
Про какая вам нужна цепочка включения питания и нужна ли вообще нужно читать в описании на плис.

ПС тут что-то обсуждали http://electronix.ru/forum/lofiversion/ind.../t1356-200.html

На сегодняшний момент почти для всех ПЛИС (для циклона в частности) порядок включения питания не имеет значения

1. вы ошибаетесь
2. ИМХО это связанно не с возможным выходом ПЛИС из строя, а с импульсной нагрузкой на випы, что может привести к некорректному запуску плис

Зачем тогда тот же Xilinx так упорно пишет про Power Sequence для всех своих последних серий ПЛИС? и Большая часть Answer Records на их сайте в разделе про питалово связана именно с неправильной последовательностью включения.

Поглубже порывшись в мануалах нашел, что в первую очередь Altera рекомендует подать напряжение на ядро, а потом на все остальное:
Нажмите для просмотра прикрепленного файла
Стабилизатор используем EN6347QI (4A PowerSoC Voltage Mode Synchronous PWM Buck with Integrated Inductor)
Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла
Получается, что схема питания будет такой?
Нажмите для просмотра прикрепленного файла

Еще Уваж. likeasm указывал о защите выходных напряжений от нерабочих ситуаций,
например, когда запаяны другие номиналы резисторов обратной связи и тд. Тогда можно
ввести в схему перемычки и при первом включении контролируются выходные напряжения, работа
преобразователей. Затем только устанавливаются
перемычки на плату и подается питание на плис.

Спасибо, учту.
А по поводу правильности подключения (сообщение выше) что скажете?

2 verali

Вывод POK (power good) на практике зачастую резистором подтягивают к питанию, например 3.3В (которое у вас входное).
Если вдруг просядет или от помехи уровень изменится (пусть и кратковременно) - пропадет питание с ПЛИС, что не есть хорошо.