реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Xilinx PLL
qwa
сообщение Jul 11 2015, 18:10
Сообщение #1


Частый гость
**

Группа: Участник
Сообщений: 80
Регистрация: 8-02-15
Из: Санкт-Петербург
Пользователь №: 85 020



Всем привет.

Кто-нибудь моделировал ядро PLL от Xilinx в Моделсиме? Само ядро у меня сгенерировалось, в Моделсиме загружается,но при попытке просимулировать получаю сообщение "Fatal error in Process INIPROC at C:/Xilinx/14.4/ISE_DS/ISE/vhdl/src/unisims/primitive/PLL_ADV.vhd line 1134"

В указанном файле в указанной строке написано следующее:

Код
clkin_chk_t1_tmpi1 := clkin_chk_t1_tmpi / 1 ps;


Лично мне это ничего не говорит.

Сталкивался кто с таким?

В Гугле не нашел.

Так же стоит отметить,что Precision от Ментор этот модуль скомпилировал, но все же хотелось бы просимулировать весь мой проект с этим блоком.
Go to the top of the page
 
+Quote Post
andrew_b
сообщение Jul 12 2015, 08:44
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 975
Регистрация: 30-12-04
Из: Воронеж
Пользователь №: 1 757



Код
vsim -t ps ...
Go to the top of the page
 
+Quote Post
qwa
сообщение Jul 12 2015, 14:21
Сообщение #3


Частый гость
**

Группа: Участник
Сообщений: 80
Регистрация: 8-02-15
Из: Санкт-Петербург
Пользователь №: 85 020



Цитата(andrew_b @ Jul 12 2015, 11:44) *
Код
vsim -t ps ...

Благодарю.

Я может что-то не то делаю, но...

Если просто ввожу это в командной строке Моделсима,то получаю сообщение:

No design specified

Далее,читаю справку к Моделсиму. Там написано,что если проект на VHDL, то можно просто найти в папке с проектом файл mоdelsim.ini и сменить у переменной Resolution значение. Меняю на ps. Запускаю Моделсим и при попытке просимулировать получаю сообщение :

# (vish-168) The time value, 100, is smaller than the simulator resolution so it has been truncated to 0.
# ** Error: (vish-4004) The -repeat option requires a time period argument.

# Usage: force [-freeze | -drive | -deposit] [-cancel <time>] [-repeat <time>] <object_name> {<value> [[@]<time>[<unit>]]}...
Go to the top of the page
 
+Quote Post
sergey sva
сообщение Jul 12 2015, 14:57
Сообщение #4


Гуру
******

Группа: Свой
Сообщений: 2 546
Регистрация: 23-05-07
Из: Самарская область Сызрань
Пользователь №: 27 923



А если на fs поменять что то изменяется.
Go to the top of the page
 
+Quote Post
qwa
сообщение Jul 12 2015, 15:02
Сообщение #5


Частый гость
**

Группа: Участник
Сообщений: 80
Регистрация: 8-02-15
Из: Санкт-Петербург
Пользователь №: 85 020



Цитата(sergey sva @ Jul 12 2015, 17:57) *
А если на fs поменять что то изменяется.

Это Вы про переменную Resolution?
Go to the top of the page
 
+Quote Post
sergey sva
сообщение Jul 12 2015, 15:09
Сообщение #6


Гуру
******

Группа: Свой
Сообщений: 2 546
Регистрация: 23-05-07
Из: Самарская область Сызрань
Пользователь №: 27 923



да, по ошибке похоже не хватает разрешения по времени, может в проекте какие то операции с меньшем временем чем ps.
Go to the top of the page
 
+Quote Post
qwa
сообщение Jul 12 2015, 15:51
Сообщение #7


Частый гость
**

Группа: Участник
Сообщений: 80
Регистрация: 8-02-15
Из: Санкт-Петербург
Пользователь №: 85 020



Цитата(sergey sva @ Jul 12 2015, 18:09) *
да, по ошибке похоже не хватает разрешения по времени, может в проекте какие то операции с меньшем временем чем ps.

Сие весьма загадочно,потому что до добавления PLL проект спокойно симулировался со стандартным разрешением по времени
Go to the top of the page
 
+Quote Post
des00
сообщение Jul 12 2015, 17:24
Сообщение #8


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Цитата(qwa @ Jul 12 2015, 21:21) *
Если просто ввожу это в командной строке Моделсима,то получаю сообщение:

No design specified

еще бы, если учесть что команда vsim запускает моделирование дизайна, который вы как раз не указали

Цитата(qwa @ Jul 12 2015, 22:51) *
Сие весьма загадочно,потому что до добавления PLL проект спокойно симулировался со стандартным разрешением по времени

Ничего загадочного как раз и нет, поведенческие PLL всегда пишутся через самые высокие разрешения, иначе проблема с "синтезом" частоты. Поэтому обычно их и не моделируют (экономят время моделирования). Особенно при отладке.


--------------------
Go to the top of the page
 
+Quote Post
qwa
сообщение Jul 12 2015, 17:37
Сообщение #9


Частый гость
**

Группа: Участник
Сообщений: 80
Регистрация: 8-02-15
Из: Санкт-Петербург
Пользователь №: 85 020



Цитата(des00 @ Jul 12 2015, 20:24) *
еще бы, если учесть что команда vsim запускает моделирование дизайна, который вы как раз не указали

А что понимается под дизайном?

Имя модуля, который я хочу протестировать?
Go to the top of the page
 
+Quote Post
des00
сообщение Jul 13 2015, 06:38
Сообщение #10


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Цитата(qwa @ Jul 13 2015, 01:37) *
А что понимается под дизайном?

Имя модуля, который я хочу протестировать?

простите великодушно. Help->....Documentation-Info Hub (HTML bla bla bla) в софте сложно мышой тыкнуть и ввести в поиск слово vsim ?


--------------------
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 13th July 2025 - 15:23
Рейтинг@Mail.ru


Страница сгенерированна за 0.01442 секунд с 7
ELECTRONIX ©2004-2016