Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Xilinx PLL
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
qwa
Всем привет.

Кто-нибудь моделировал ядро PLL от Xilinx в Моделсиме? Само ядро у меня сгенерировалось, в Моделсиме загружается,но при попытке просимулировать получаю сообщение "Fatal error in Process INIPROC at C:/Xilinx/14.4/ISE_DS/ISE/vhdl/src/unisims/primitive/PLL_ADV.vhd line 1134"

В указанном файле в указанной строке написано следующее:

Код
clkin_chk_t1_tmpi1 := clkin_chk_t1_tmpi / 1 ps;


Лично мне это ничего не говорит.

Сталкивался кто с таким?

В Гугле не нашел.

Так же стоит отметить,что Precision от Ментор этот модуль скомпилировал, но все же хотелось бы просимулировать весь мой проект с этим блоком.
andrew_b
Код
vsim -t ps ...
qwa
Цитата(andrew_b @ Jul 12 2015, 11:44) *
Код
vsim -t ps ...

Благодарю.

Я может что-то не то делаю, но...

Если просто ввожу это в командной строке Моделсима,то получаю сообщение:

No design specified

Далее,читаю справку к Моделсиму. Там написано,что если проект на VHDL, то можно просто найти в папке с проектом файл mоdelsim.ini и сменить у переменной Resolution значение. Меняю на ps. Запускаю Моделсим и при попытке просимулировать получаю сообщение :

# (vish-168) The time value, 100, is smaller than the simulator resolution so it has been truncated to 0.
# ** Error: (vish-4004) The -repeat option requires a time period argument.

# Usage: force [-freeze | -drive | -deposit] [-cancel <time>] [-repeat <time>] <object_name> {<value> [[@]<time>[<unit>]]}...
sergey sva
А если на fs поменять что то изменяется.
qwa
Цитата(sergey sva @ Jul 12 2015, 17:57) *
А если на fs поменять что то изменяется.

Это Вы про переменную Resolution?
sergey sva
да, по ошибке похоже не хватает разрешения по времени, может в проекте какие то операции с меньшем временем чем ps.
qwa
Цитата(sergey sva @ Jul 12 2015, 18:09) *
да, по ошибке похоже не хватает разрешения по времени, может в проекте какие то операции с меньшем временем чем ps.

Сие весьма загадочно,потому что до добавления PLL проект спокойно симулировался со стандартным разрешением по времени
des00
Цитата(qwa @ Jul 12 2015, 21:21) *
Если просто ввожу это в командной строке Моделсима,то получаю сообщение:

No design specified

еще бы, если учесть что команда vsim запускает моделирование дизайна, который вы как раз не указали

Цитата(qwa @ Jul 12 2015, 22:51) *
Сие весьма загадочно,потому что до добавления PLL проект спокойно симулировался со стандартным разрешением по времени

Ничего загадочного как раз и нет, поведенческие PLL всегда пишутся через самые высокие разрешения, иначе проблема с "синтезом" частоты. Поэтому обычно их и не моделируют (экономят время моделирования). Особенно при отладке.
qwa
Цитата(des00 @ Jul 12 2015, 20:24) *
еще бы, если учесть что команда vsim запускает моделирование дизайна, который вы как раз не указали

А что понимается под дизайном?

Имя модуля, который я хочу протестировать?
des00
Цитата(qwa @ Jul 13 2015, 01:37) *
А что понимается под дизайном?

Имя модуля, который я хочу протестировать?

простите великодушно. Help->....Documentation-Info Hub (HTML bla bla bla) в софте сложно мышой тыкнуть и ввести в поиск слово vsim ?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.