реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> испльзования ип-блоков на kintex7
GAYVER
сообщение Aug 31 2015, 06:38
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 139
Регистрация: 3-04-13
Пользователь №: 76 333



сотрудник попросил поинтересоваться у коллективного бессознательного - можно ли на kintex7 одновременно заюзать ип-блоки на pci-e и гигабитный ethernet?
Go to the top of the page
 
+Quote Post
doom13
сообщение Aug 31 2015, 09:25
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 404
Регистрация: 11-03-11
Из: Минск, Беларусь
Пользователь №: 63 539



На их плате есть оба интерфейса, не думаю, что они используют одни и те же трансиверы.
Go to the top of the page
 
+Quote Post
GAYVER
сообщение Aug 31 2015, 11:58
Сообщение #3


Частый гость
**

Группа: Свой
Сообщений: 139
Регистрация: 3-04-13
Пользователь №: 76 333



Цитата(doom13 @ Aug 31 2015, 12:25) *


благодарствуем. коллега эту платку видел, но всеравно сомневается в возможности одновременного использования. поэтому и обратился к общественности - вдруг кто то реально ручками щупал эту плату и сможет подтвердить что действительно можно sm.gif
Go to the top of the page
 
+Quote Post
Inanity
сообщение Aug 31 2015, 17:57
Сообщение #4


Местный
***

Группа: Участник
Сообщений: 221
Регистрация: 6-07-12
Пользователь №: 72 653



Сам реально ручками не щупал, но судя по схематику на KC705 для ethernet используется внешний PHY, подключенный к GPIO FPGA. PCIe использует входы\выходы трансиверов. На чем основываются сомнения в одновременном использовании двух ядер?


Сообщение отредактировал Inanity - Aug 31 2015, 17:58
Go to the top of the page
 
+Quote Post
GAYVER
сообщение Sep 1 2015, 05:34
Сообщение #5


Частый гость
**

Группа: Свой
Сообщений: 139
Регистрация: 3-04-13
Пользователь №: 76 333



Цитата(Inanity @ Aug 31 2015, 20:57) *
Сам реально ручками не щупал, но судя по схематику на KC705 для ethernet используется внешний PHY, подключенный к GPIO FPGA. PCIe использует входы\выходы трансиверов. На чем основываются сомнения в одновременном использовании двух ядер?


цитирую товарища:
"на том что в даташите написано что на всю плис всего 1 блок, который можно настроить на PCIE или ethernet"

а так же:
"отладочный набор это не показатель, нужны реальные проекты на реальной плисине"

sm.gif
Go to the top of the page
 
+Quote Post
doom13
сообщение Sep 1 2015, 06:38
Сообщение #6


Профессионал
*****

Группа: Свой
Сообщений: 1 404
Регистрация: 11-03-11
Из: Минск, Беларусь
Пользователь №: 63 539



Посчитал, что нужен 10G Ethernet. Для 1G Ethernet на плате стоит внешний PHY (на FPGA в этом случае ставится только MAC и вообще никаких конфликтов не будет). Поддерживается режим SGMII, можно сразу выбросить на оптический трансивер (SFP). Ну и смотрите на количество GTX Transceivers на FPGA, которую хотите выбрать.
Go to the top of the page
 
+Quote Post
GAYVER
сообщение Sep 1 2015, 10:33
Сообщение #7


Частый гость
**

Группа: Свой
Сообщений: 139
Регистрация: 3-04-13
Пользователь №: 76 333



Цитата(doom13 @ Sep 1 2015, 09:38) *
Посчитал, что нужен 10G Ethernet. Для 1G Ethernet на плате стоит внешний PHY (на FPGA в этом случае ставится только MAC и вообще никаких конфликтов не будет). Поддерживается режим SGMII, можно сразу выбросить на оптический трансивер (SFP). Ну и смотрите на количество GTX Transceivers на FPGA, которую хотите выбрать.


благодарим за информационную поддержку sm.gif
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 13th July 2025 - 08:55
Рейтинг@Mail.ru


Страница сгенерированна за 0.01312 секунд с 7
ELECTRONIX ©2004-2016