реклама на сайте
подробности

 
 
> Подать тактовую частоту, на несколько cpld
zombi
сообщение Sep 2 2015, 10:43
Сообщение #1


Гуру
******

Группа: Свой
Сообщений: 2 076
Регистрация: 10-09-08
Пользователь №: 40 106



Нужно общую тактовую частоту с кварцевого генератора (Geyer smd 3.3V 120.0 MHz) подать на таковые входы трёх cpld MAXII.
У каждой плис свой собственный стабилизатор (LD1117S33TR). Земля общая.
Нужна максимально синхронная работа всех плис.
Причём одна плис устанавливается обязательно, а две другие могут либо вообще не устанавливаться либо только одна.
Нужно полностью исключить какое либо влияние на работу каждой плис в зависимости от того установлены другие или нет.

Как правильно развести проводник с тактовой частотой?

Предполагаю что нужно выполнить трассировку звездой с выравниванием длин проводников.
Еще думаю, а не поставить ли между генератором и плисками что то типа 74LVC3G17.
На все входы триггера подать тактовую и каждый выход на свою плис.

А может кто то посоветует как лучше сделать.

Go to the top of the page
 
+Quote Post
2 страниц V  < 1 2  
Start new topic
Ответов (15 - 16)
zombi
сообщение Sep 3 2015, 14:52
Сообщение #16


Гуру
******

Группа: Свой
Сообщений: 2 076
Регистрация: 10-09-08
Пользователь №: 40 106



Цитата(Serg1976 @ Sep 3 2015, 17:45) *
Согласно datasheet подать один выходов.

Ясно. Спасибо.

И еще вопрос: у меня три потребителя а у ICS574 четыре выхода.
Какой выход лучше подключить к FBIN, свободный или любой из подключённых?
Go to the top of the page
 
+Quote Post
Serg1976
сообщение Sep 4 2015, 08:36
Сообщение #17


Частый гость
**

Группа: Свой
Сообщений: 167
Регистрация: 6-07-04
Пользователь №: 278



QUOTE (zombi @ Sep 3 2015, 17:52) *
Ясно. Спасибо.

И еще вопрос: у меня три потребителя а у ICS574 четыре выхода.
Какой выход лучше подключить к FBIN, свободный или любой из подключённых?


Любой, они все равнозначны. Главное на плате обеспечить одинаковую задержку выходных сигналов, т. е. проводники 3-х выходных сигналов ICS574 до нагрузки и 1 вых-й сигнал ICS574 до порта FBIN должны иметь одинаковую задержку.
Go to the top of the page
 
+Quote Post

2 страниц V  < 1 2
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th July 2025 - 05:09
Рейтинг@Mail.ru


Страница сгенерированна за 0.01349 секунд с 7
ELECTRONIX ©2004-2016