Цитата(fguy @ Sep 16 2015, 15:06)
если вы хотите вывести ноги встроенных в проц цинка ядер внутрь плиса, то нужно в конфигураторе ядра цинка указать для этих ядер вывод на EMIO, тогда они появятся как дополнительные выводы на ядре и вы сможете подключить к ним свои ядра и логику внутри плиса
Вот теперь начинается сомое интересное и не понятное. В проекте я добавляю Embedded Processor (файл XMP) в нем я собственно меняю MIO на EMIO для ethernet-а. На выходе получается файл который я добавляю в ТОП левел проекта. Но этот файл со слишком большим количеством выводов (а мне нужны только для eth Phy), не понятно как этот файл применять в проекте... куда девать все эти выводы?
Код
PS instance_name (
.LEDs_4Bits_TRI_IO(LEDs_4Bits_TRI_IO),
.GPIO_SW_TRI_IO(GPIO_SW_TRI_IO),
.processing_system7_0_MIO(processing_system7_0_MIO),
.processing_system7_0_PS_SRSTB(processing_system7_0_PS_SRSTB),
.processing_system7_0_PS_CLK(processing_system7_0_PS_CLK),
.processing_system7_0_PS_PORB(processing_system7_0_PS_PORB),
.processing_system7_0_DDR_Clk(processing_system7_0_DDR_Clk),
.processing_system7_0_DDR_Clk_n(processing_system7_0_DDR_Clk_n),
.processing_system7_0_DDR_CKE(processing_system7_0_DDR_CKE),
.processing_system7_0_DDR_CS_n(processing_system7_0_DDR_CS_n),
.processing_system7_0_DDR_RAS_n(processing_system7_0_DDR_RAS_n),
.processing_system7_0_DDR_CAS_n(processing_system7_0_DDR_CAS_n),
.processing_system7_0_DDR_WEB_pin(processing_system7_0_DDR_WEB_pin),
.processing_system7_0_DDR_BankAddr(processing_system7_0_DDR_BankAddr),
.processing_system7_0_DDR_Addr(processing_system7_0_DDR_Addr),
.processing_system7_0_DDR_ODT(processing_system7_0_DDR_ODT),
.processing_system7_0_DDR_DRSTB(processing_system7_0_DDR_DRSTB),
.processing_system7_0_DDR_DQ(processing_system7_0_DDR_DQ),
.processing_system7_0_DDR_DM(processing_system7_0_DDR_DM),
.processing_system7_0_DDR_DQS(processing_system7_0_DDR_DQS),
.processing_system7_0_DDR_DQS_n(processing_system7_0_DDR_DQS_n),
.processing_system7_0_DDR_VRN(processing_system7_0_DDR_VRN),
.processing_system7_0_DDR_VRP(processing_system7_0_DDR_VRP),
.processing_system7_0_ENET0_GMII_TX_EN_pin(processing_system7_0_ENET0_GMII_TX_EN_pin),
.processing_system7_0_ENET0_GMII_TX_ER_pin(processing_system7_0_ENET0_GMII_TX_ER_pin),
.processing_system7_0_ENET0_MDIO_MDC_pin(processing_system7_0_ENET0_MDIO_MDC_pin),
.processing_system7_0_ENET0_PTP_DELAY_REQ_RX_pin(processing_system7_0_ENET0_PTP_DELAY_REQ_RX_pin),
.processing_system7_0_ENET0_PTP_DELAY_REQ_TX_pin(processing_system7_0_ENET0_PTP_DELAY_REQ_TX_pin),
.processing_system7_0_ENET0_PTP_PDELAY_REQ_RX_pin(processing_system7_0_ENET0_PTP_PDELAY_REQ_RX_pin),
.processing_system7_0_ENET0_PTP_PDELAY_REQ_TX_pin(processing_system7_0_ENET0_PTP_PDELAY_REQ_TX_pin),
.processing_system7_0_ENET0_PTP_PDELAY_RESP_RX_pin(processing_system7_0_ENET0_PTP_PDELAY_RESP_RX_pin),
.processing_system7_0_ENET0_PTP_PDELAY_RESP_TX_pin(processing_system7_0_ENET0_PTP_PDELAY_RESP_TX_pin),
.processing_system7_0_ENET0_PTP_SYNC_FRAME_RX_pin(processing_system7_0_ENET0_PTP_SYNC_FRAME_RX_pin),
.processing_system7_0_ENET0_PTP_SYNC_FRAME_TX_pin(processing_system7_0_ENET0_PTP_SYNC_FRAME_TX_pin),
.processing_system7_0_ENET0_SOF_RX_pin(processing_system7_0_ENET0_SOF_RX_pin),
.processing_system7_0_ENET0_SOF_TX_pin(processing_system7_0_ENET0_SOF_TX_pin),
.processing_system7_0_ENET0_GMII_TXD_pin(processing_system7_0_ENET0_GMII_TXD_pin),
.processing_system7_0_ENET0_GMII_COL_pin(processing_system7_0_ENET0_GMII_COL_pin),
.processing_system7_0_ENET0_GMII_CRS_pin(processing_system7_0_ENET0_GMII_CRS_pin),
.processing_system7_0_ENET0_EXT_INTIN_pin(processing_system7_0_ENET0_EXT_INTIN_pin),
.processing_system7_0_ENET0_GMII_RX_CLK_pin(processing_system7_0_ENET0_GMII_RX_CLK_pin),
.processing_system7_0_ENET0_GMII_RX_DV_pin(processing_system7_0_ENET0_GMII_RX_DV_pin),
.processing_system7_0_ENET0_GMII_RX_ER_pin(processing_system7_0_ENET0_GMII_RX_ER_pin),
.processing_system7_0_ENET0_GMII_TX_CLK_pin(processing_system7_0_ENET0_GMII_TX_CLK_pin),
.processing_system7_0_ENET0_GMII_RXD_pin(processing_system7_0_ENET0_GMII_RXD_pin),
.processing_system7_0_ENET0_MDIO_pin(processing_system7_0_ENET0_MDIO_pin)
);
Вопрос по плате ZedBoard rev.D на zynq, применение example designe, присоединение к банку 501 PS_MIO
Sep 10 2015, 12:47
. 
