Чип xilinx spartan6 XC6SLX9
Синтез в synplify h-2013.03
Имплементация ise14.4
Результат синтеза:
Код
Register bits not including I/Os: 6252 (50%)
Total LUTs: 3773 (61%)
Region Summary:
Other LUTs: 4338 Other Registers: 6252
Mapper successful!
На этапе имплементации долго пыжится
Код
phase 9.8 global placement
...
И не могет (((
Код
Error:Place:543 - This design does not fit into the number of slices available...
Синплифай настолько не знаком со слайсами и возможным роутингом?