всем привет. документ ug386 рекомендует прятать плейн питания для MGT во внутренних слоях между слоями земли. допустимо ли расположить источник питания и плейн на слое bottom, если в районе MGT на этом слое нет сигнальных трасс? плата будет стоять параллельно др. плате на расстоянии порядка 1 см.

Допустимо, но не оптимально.
В случае быстрых сигналов, коими являются MGT, значение имеет длина стабов на переходных. Переход на близкие к топу слои оставляет за собой достаточно длинный стаб, который искажает форму сигнала в линии. Поэтому рекомендуют переходы делать как можно дальше от топа, в идеале на боттом, а вот питания располагать как можно ближе к топу, дабы уменьшить индуктивность переходных питаний MGT(тут стабы не считаются, ибо DC).
Как вариант можно рассмотреть backdrilling, если не получается иначе.

интересный подход, с точки зрения стабов раскладку по слоям посмотреть. так уж вышло, что mgt приходится добавлять в разведенную плату и воткнуть питание особо некуда. беспокоит то, что наружный слой неэкранирован. сильное ли влияние извне на расположенный на внешней поверхности платы полгион будет со стороны соседних плат.
(по скорости mgt кстати планируется 3 Гб/с. Xilinx говорит всерьез задуматься о back drilling на скоростях от 5 Гб/с)

back drilling имеет смысл только при толщине платы от 3 мм.
главное в вашем случае - частотные характеристики слоев питания, и немного сами источники.
соглашусь, что главное - это снижение индуктивности до выводов.

Back Drilling не привязан к абсолютным цифрам. Все зависит от сигналов - чем быстрее, тем на меньшей длине стаба почувствуется его влияние. В данном случае он не нужен.

Стабы относятся к разводе сигнальных трасс. Изначально вопрос был про размещение питающего слоя для mgt.
Снизить индуктивность перехода расположением питающего слоя ближе к топу - тут надо учитывать с какого слоя питание пришло,потому что на питающий слой питание приходит с top или bottom, как ни крути) надо стремиться минимизировать суммарную длину переходов от источника к пинам микросхемы.
Толщина платы около 1.5 мм.
Индуктивность - да. Я что-то слышал про влияние внешних полей (ЭМС, наверно) на полигон питания, если его не спрятать в земляной сендвич. Xilinx пишет размещать питание между землями, чтобы полигон не предоставлял себя как путь возвратных токов сигнальных проводников, лежащих над и под ним. Земля с двух сторон = shield.

В общем вопрос то у меня про допустимость расположения полигона питания для скоростных интерфейсов на наружном слое. При расположении источника питания рядом с нужным банком MGT

Как правильно делать уже сказали.
На практике видел такое: 5й виртекс с 2,5G. там был сделан полигон на top, потом все шло внутри отдельными 0,4-0,5мм линиями длинной ~5мм до BGA и с сужениями под BGA. Были ли конденсаторы рядом с выводами питания? Скорее всего нет, т.к использовалось преимущественно 0603 и 0805. И это работало на десятке плат. Потом "это" было переделано на правильное, но тем не менее По всей видимости встроенные в виртекс конденсаторы многое прощали.

В spartan 6 вроде бы нет внутренних конденсаторов, рекомендуют внешними фильтровать. А почему на внутренних слоях отдельными тонкими линиями до каждого пина питания, а не полигоном? То есть источник располагался непосредственно рядом с плис в цифровой части схемы?

Трудно добавить mgt в разведенную десятислойку со стеком:
Sig
Gnd
Sig
Pwr
Sig
Sig
Pwr
Sig
Gnd
Sig

По трассировке более менее свободны два центральных сигнальных слоя, при переходе с top опорный слой поменяется с земли на питание. Подскажете, как лучше сделать?

хз. может быть трассировщик решил так слои съэкономить.


У того виртекса для MGT выведелена отдельная сторона чипа. И топологически получается что в той части удобно рапологать питание MGT и неудобно таскать что либо другое кроме выходов самого MGT. Так что вэтом плане проблем не было.


Как уже замечалось 3Gb это не так уж много. Многое зависит от длинны, 10см или 50см это несколько другие требования к трассировке. По поводу перехода на слой питания - да это не красиво. Но есть же конденсаторы, обьединяющие питание и землю по ВЧ. соотвественно правильно натыкав конденсаторов нужной емкости и размера можно попробовать это обойти и пустить возвратный ток по полигону питания (есстественно полигон должен сравним с землей и без разрывов). Никого же не смущают переходные отвертия между слоями земли рядом с переходом дифф. пары?

Насколько помнится у всех ксайлинксов так - МГТ с одной стороны или угла(часть стороны). Ну и да, кроме самого МГТ там не особо что-то и не потрассируешь. Разве что изначально предполагалось никак МГТ не использовать...

Конденсаторы при смене опорного слоя с земли на питание - выход, как, интересно, подобрать их номиналы и расположить их рядом с переходом дифпары на другой опорный слой, если трассировка плотная.
А под обоими банками мгт на всех внутренних слоях проходит много цифровых сигналов, поэтому ULDO рядом не в тему. Не вижу пока, как сделать красиво. Стек поменять тоже проблематично, есть ограничения на толщину платы, евромеханика 1.6+-0.2 мм.

Максимальное кол-во слоев в 1.6мм при вменяемых импедансах - 12, так что пространство для маневра еще есть.
Ну и скоростные интерфейсы нужно планировать изначально, ибо они являются критичными, а не остальная цифра. И они будут определять конструкцию платы. Встроить такой интерфейс когда остальное сделано без учета его наличия - это революция всего дизайна. Можно, но больно и много работы...

Думал о 12 слоях. Для избежания коробления платы, стек должен быть с четным количеством слоёв и симметричный. Можно по сигнальному слою добавить, под вторым и над девятым слоем, чтобы опорный слой остался тот же, но импеданс проводников на сдвинутых слоях изменится, плюс взаимное влияние нового слоя с соседним сигнальным будет присутствовать. Ясно, что исходя из скоростных интерфейсов формируется стек, сейчас задача стоит воткнуть во что имеется.
Кстати, как рассчитать импеданс сигнальных трасс в такой конфигурации стека:
...
Plane
Sig
Sig
Plane
...?
В Si9000 есть похожие конфигурации, но не точно такие.

Сделайте заливку медью на сигнальных слоях и забудьте про "симметричные" стеки. Да, прийдется помучиться и продумать где земля нужна, а где нет, где какие зазоры выдержать, где то натыкать переходных...
Вообще я часто вижу очень даже несимметричные стеки и ничего - делают и паяют. Возможны проблемы при пайке "на коленке", когда плата грется не вся а только часть (паяльная станция).

Да, заливка сигнальных слоёв плейнами - вариант, много ограничений прописывать для зазоров земли с каждым классом цепей, но можно.
Насчет симметрии - решаемо заливкой сигнальных слоёв. А почему в рекомендациях чётное количество слоёв должно быть?
может так?

но тут все равно опорный слой меняется, если сигнальные линии переходят с топа (с опорной землей) на четвертый слой (с опорным питанием)

зато две свазянные пары полигонов gnd-pwr образуют два конденсатора), что хорошо для питания в целом