всем привет. документ ug386 рекомендует прятать плейн питания для MGT во внутренних слоях между слоями земли. допустимо ли расположить источник питания и плейн на слое bottom, если в районе MGT на этом слое нет сигнальных трасс? плата будет стоять параллельно др. плате на расстоянии порядка 1 см.
Нажмите для просмотра прикрепленного файла

Допустимо, но не оптимально.
В случае быстрых сигналов, коими являются MGT, значение имеет длина стабов на переходных. Переход на близкие к топу слои оставляет за собой достаточно длинный стаб, который искажает форму сигнала в линии. Поэтому рекомендуют переходы делать как можно дальше от топа, в идеале на боттом, а вот питания располагать как можно ближе к топу, дабы уменьшить индуктивность переходных питаний MGT(тут стабы не считаются, ибо DC).
Как вариант можно рассмотреть backdrilling, если не получается иначе.

интересный подход, с точки зрения стабов раскладку по слоям посмотреть. так уж вышло, что mgt приходится добавлять в разведенную плату и воткнуть питание особо некуда. беспокоит то, что наружный слой неэкранирован. сильное ли влияние извне на расположенный на внешней поверхности платы полгион будет со стороны соседних плат.
(по скорости mgt кстати планируется 3 Гб/с. Xilinx говорит всерьез задуматься о back drilling на скоростях от 5 Гб/с)

back drilling имеет смысл только при толщине платы от 3 мм.
главное в вашем случае - частотные характеристики слоев питания, и немного сами источники.
соглашусь, что главное - это снижение индуктивности до выводов.

Back Drilling не привязан к абсолютным цифрам. Все зависит от сигналов - чем быстрее, тем на меньшей длине стаба почувствуется его влияние. В данном случае он не нужен.

Нажмите для просмотра прикрепленного файла

Стабы относятся к разводе сигнальных трасс. Изначально вопрос был про размещение питающего слоя для mgt.
Снизить индуктивность перехода расположением питающего слоя ближе к топу - тут надо учитывать с какого слоя питание пришло,потому что на питающий слой питание приходит с top или bottom, как ни крути) надо стремиться минимизировать суммарную длину переходов от источника к пинам микросхемы.
Толщина платы около 1.5 мм.
Индуктивность - да. Я что-то слышал про влияние внешних полей (ЭМС, наверно) на полигон питания, если его не спрятать в земляной сендвич. Xilinx пишет размещать питание между землями, чтобы полигон не предоставлял себя как путь возвратных токов сигнальных проводников, лежащих над и под ним. Земля с двух сторон = shield.

В общем вопрос то у меня про допустимость расположения полигона питания для скоростных интерфейсов на наружном слое. При расположении источника питания рядом с нужным банком MGT

Как правильно делать уже сказали.
На практике видел такое: 5й виртекс с 2,5G. там был сделан полигон на top, потом все шло внутри отдельными 0,4-0,5мм линиями длинной ~5мм до BGA и с сужениями под BGA. Были ли конденсаторы рядом с выводами питания? Скорее всего нет, т.к использовалось преимущественно 0603 и 0805. И это работало на десятке плат. Потом "это" было переделано на правильное, но тем не менее По всей видимости встроенные в виртекс конденсаторы многое прощали.

В spartan 6 вроде бы нет внутренних конденсаторов, рекомендуют внешними фильтровать. А почему на внутренних слоях отдельными тонкими линиями до каждого пина питания, а не полигоном? То есть источник располагался непосредственно рядом с плис в цифровой части схемы?

Трудно добавить mgt в разведенную десятислойку со стеком:
Sig
Gnd
Sig
Pwr
Sig
Sig
Pwr
Sig
Gnd
Sig

По трассировке более менее свободны два центральных сигнальных слоя, при переходе с top опорный слой поменяется с земли на питание. Подскажете, как лучше сделать?

хз. может быть трассировщик решил так слои съэкономить.


У того виртекса для MGT выведелена отдельная сторона чипа. И топологически получается что в той части удобно рапологать питание MGT и неудобно таскать что либо другое кроме выходов самого MGT. Так что вэтом плане проблем не было.


Как уже замечалось 3Gb это не так уж много. Многое зависит от длинны, 10см или 50см это несколько другие требования к трассировке. По поводу перехода на слой питания - да это не красиво. Но есть же конденсаторы, обьединяющие питание и землю по ВЧ. соотвественно правильно натыкав конденсаторов нужной емкости и размера можно попробовать это обойти и пустить возвратный ток по полигону питания (есстественно полигон должен сравним с землей и без разрывов). Никого же не смущают переходные отвертия между слоями земли рядом с переходом дифф. пары?

Насколько помнится у всех ксайлинксов так - МГТ с одной стороны или угла(часть стороны). Ну и да, кроме самого МГТ там не особо что-то и не потрассируешь. Разве что изначально предполагалось никак МГТ не использовать...

Конденсаторы при смене опорного слоя с земли на питание - выход, как, интересно, подобрать их номиналы и расположить их рядом с переходом дифпары на другой опорный слой, если трассировка плотная.
А под обоими банками мгт на всех внутренних слоях проходит много цифровых сигналов, поэтому ULDO рядом не в тему. Не вижу пока, как сделать красиво. Стек поменять тоже проблематично, есть ограничения на толщину платы, евромеханика 1.6+-0.2 мм.

Максимальное кол-во слоев в 1.6мм при вменяемых импедансах - 12, так что пространство для маневра еще есть.
Ну и скоростные интерфейсы нужно планировать изначально, ибо они являются критичными, а не остальная цифра. И они будут определять конструкцию платы. Встроить такой интерфейс когда остальное сделано без учета его наличия - это революция всего дизайна. Можно, но больно и много работы...

Думал о 12 слоях. Для избежания коробления платы, стек должен быть с четным количеством слоёв и симметричный. Можно по сигнальному слою добавить, под вторым и над девятым слоем, чтобы опорный слой остался тот же, но импеданс проводников на сдвинутых слоях изменится, плюс взаимное влияние нового слоя с соседним сигнальным будет присутствовать. Ясно, что исходя из скоростных интерфейсов формируется стек, сейчас задача стоит воткнуть во что имеется.
Кстати, как рассчитать импеданс сигнальных трасс в такой конфигурации стека:
...
Plane
Sig
Sig
Plane
...?
В Si9000 есть похожие конфигурации, но не точно такие.

Сделайте заливку медью на сигнальных слоях и забудьте про "симметричные" стеки. Да, прийдется помучиться и продумать где земля нужна, а где нет, где какие зазоры выдержать, где то натыкать переходных...
Вообще я часто вижу очень даже несимметричные стеки и ничего - делают и паяют. Возможны проблемы при пайке "на коленке", когда плата грется не вся а только часть (паяльная станция).

Да, заливка сигнальных слоёв плейнами - вариант, много ограничений прописывать для зазоров земли с каждым классом цепей, но можно.
Насчет симметрии - решаемо заливкой сигнальных слоёв. А почему в рекомендациях чётное количество слоёв должно быть?
может так?
Нажмите для просмотра прикрепленного файла
но тут все равно опорный слой меняется, если сигнальные линии переходят с топа (с опорной землей) на четвертый слой (с опорным питанием)

зато две свазянные пары полигонов gnd-pwr образуют два конденсатора), что хорошо для питания в целом

Технология изготовления такая. Самый распространнеый вариант берут основу и на нее клеют препрег и фольгу (с 2-х сторон) и прессуют. Подробнее лучше смотрите у тех кто изготавливает платы. Нечетное количество слоев обычно не делают - это все таже плата с четным кол. слоев только на одном из них удалили медь. Выгоды от этого = 0.

или даже вот так
Нажмите для просмотра прикрепленного файла
опорные слои - полигоны земли, связанные переходными отверстиями. у остальных слоев - опорные слои не изменятся. останется подобрать толщины ядер/препрегов, чтобы сильно не порушить импедансы на сдвинутых слоях. ограничение сверху - толщина платы. попробую так.

посоветуете какой-нибудь бесплатный/ломаный stack-up planner с расчетом импедансов? очень бы хотелось ICD Stackup Planner заюзать, на запрос о пробной версии производитель не откликается.

вот такой вот стек получился.
Нажмите для просмотра прикрепленного файла
я нигде не облажался?)

Добрый день.
на внешних слоях толщина металлизации учтена?
у изготовителя есть ядро с разными толщинами меди 18 и 70мкм? 18 и 35мкм?
препрега обычно закладывается от 2 до 3 слоёв, хотя, есть случаи, когда используется один, на форуме где-то этот момент обсуждался.
Верхний слой ядра толщиной 75мкм и толщиной меди 70мкм и 18мкм реален?
Прежде, чем проектировать, попробуйте отослать бы этот стек производителю на согласование, чтобы лишней работы не делать.

+1
После металлизации на top и bot добавляется 18мкм примерно. т.е в если фольга 18 то на выходе 35мкм будет.
Основа (core) не бывает с разной толщиной меди, ну или это экзотика которую я пока не встречал.
Слои земли 70мкм это круто, но в 90% ненужно если там не ходят десятки ампер. Даже 35 не всегда нужно. А так это только дополнительные сложности и соотв. удорожание платы.
С препрегами лучше всего вообще не заморачиваться - пишите сколько хотите, а на заводе сами решат как сделать. Проблемы будут если толщина меньше 0,1мм тогда надо смотреть конкретные препреги и примерно подогнать.
И да, обычно кладут 2 слоя препрега, но не всегда. Бываю единичные случаи когда могут и один вставить.

pcbtech говорит, что нет проблем с разной толщиной меди на сторонах ядра.
препрег - можно использовать 1 слой (pcbtech).
насчет тока - на плате источники с каналами по 10А, с запасом конечно, реально потребление значительно меньше, для ИП, думаю, нужна хорошая земля. до 35 мкм то можно смело утончить.

т.е. для расчетов импедансов проводников на внешних слоях всегда нужно брать всегда фольгу от 35 мкм в связи с металлизацией отверстий?

Если не хотите проблем, то да. Более того эти 35мкм имеют большой допуск. Соответсвенно и импеданс на этих слоях выдержать сложнее. И для ЭМС не лучший вариант...

И 10А это не много, это нормально Лучше всего конечно смоделировать и посмотреть, но кто же это делает?

Смоделировать питания сложно - необходима адекватная модель нужного чипа желательно при нагрузке, которая планируется в данном устройстве. Тут даже простую модель найти проблема, а кастомную разве что только самому создать...

но нельзя же задать любую толщину диэлектрика, она вибирается из таблиц распространенных препрегов/ядер, причем выбор толщин дискретный и разный у препрегов и ядер.

у меня есть такие таблицы от pcbtech:
Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла

тогда в заказе для отдельного слоя указанная разработчиком толщина диэлектрика явно говорит что он выбрал, ядро или препрег, и какой именно. т.е разработчик определяет материалы. или как?

или разработчику можно вообще на запариваться о стеке. давать производителю нужную топологию сигнальных слоев и полигонов, суммарную толщину платы и требования по импедансам на сигнальных слоях, а он уже, исходя из имеющихся у него материалов, рассчитает стек.

Я о более простом - падение на проводниках и тепло от них же.
А так да, моделей для полного расчета питания нет.


Там столько нюансов и подводных камней, о которых знает исключительно производитель, что учитывать их бессмысленно. А таких производителей не один, и не два и у каждого свои заморочки. Начиная с того что препреги бывают с разным количеством смолы, а итоговая толщина зависит от силы пресования.
В любом случае с вами это будут согласовывать.



Стек и материал и рисунок слоев определяет разработчик, производство пытается его изготовить. Вот и все.
Можно прописать все препреги и все все , но не факт что выши ожидания совпадут с реалиями производителя.

насчет толщины земляных полигонов - там кондуктивный теплоотвод, землю требуют внушительную, в предыдущей версии 2 полигона по 0,1 мм было. в новой версии я хочу заменить два толстых слоя четырьмя тонкими по 35 мкм, интересно, эквивалентна ли такая замена. специалисты по теплу говорят что да, потому что структура становится распределенной.
учитывая некоторое из вышесказанного форумчанами, перепилил стек:
Нажмите для просмотра прикрепленного файла
на внутренних слоях униполярные линии не дотягивают по импедансу до желаемых 50-60 Ом. по материалам ICD при уменьшении импеданса линии увеличится dI/dt, что скажется на потреблении.
есть мысль залить внутренние сигнальные слои полигонами, ибо земли стало меньше и потребление собралось возрасти. да и emi будет лучше.
Напомню, что все мои старания посвящены впихиванию в прежнюю десятислойку линий MGT так, чтобы прежний функционал работал также, и новый был сделан как можно качественнее.)
В новом стеке каждый сигнальный слой со своей экранировкой, плюс распределенная емкость pwr-gnd в середине стека радует глаз. А вот по номинальной толщине стек получился как максимально допустимое значение по тз (1.6+/-0.2mm), допуск на производстве +/-10%, надеюсь упрессуют в нужную сторону и не забудут про галочку контроля импедансов в бланке заказа.) Тем более производитель может регулировать величину подтрава.
надо бы согласовать стек с произовдителями, жалательно с несколькими и трассировать. лучше пока не придумал.
Есть мысль поменять слои питания местами, чтобы питание микросхемных ядер (+1V2) было ближе к топу. Или вообще лучше будет два питающих слоя спрятать в центре? Тогда между питаниями будет емкостная связь, уменьшать ее утолщением диэлектрика в центре уже нет возможности, итак слишком толстый стек.

Короче. меньше теорий, больше практики.
Вот два стека, которых вам хватит на ближайшее 5 летие
14 слойка:

16:

стеки нарисованы такими, как они получаются. у того же псб технолоджи также будет
толщина 1.6+0.1 в обоих случаях

питание - 2 центральных плэйна.
диффпары снаружи 0.125х0.125. Внутри 0.08х0.14

1 вариант хватит почти на все. 1156 можно уложить в него без проблем.
2 вариант для более сложных вариатов. если бга 1761 или если плисине нужно обслужить пару FMC модулей.

:смалик_где_застреливаюсь_пистолетом:
не надо бросаться в крайности.
скажу по секрету, даже если полигон снаружи расположите, то все будет работать без изменений. Даже если на плате в 3 мм толщиной.
di по dt....

+1. Стеки интересные.
только задача, насколько я понял, впихнуть в текущую разводку, пару слоёв без особых изменений.

Стеки интересные, но задача впихнуть мгт в разведенную плату, чтобы было как можно больше шансов, что оно заработает. постараться не рушить сильно импедансы на разведённых слоях.

В любом случае это будет новая плата.
Я не знаю какие у вас параметры стека и рисунка, но примерно прикидываю:
предыдущий трассировщик посчитал дифф импеданс 100 Ом, уменьшаем толщину препрегов примерно на 0.05 мм,
получаем дифф импеданс ~90 Ом. И.. ничего непроизойдет. Будет работать как прежде.

Кстати. А как до этого МГТ работал? Питание как подавалось и почему не работало? Может там порядок включения питания был не правильный?

Насколько я понял, до этого MGT не было реализовано. Иначе место после него просто осталось бы к "сейчас".

Да, mgt не было. Хотим потестить mgt каналы, впихнуть в старую разводку, но сделать как можно больше для того, чтоб он заработал и как можно меньше навредить прежним сигналам. Существенное ограничение сверху сейчас - толщина платы.

Без картинок сложно что-либо советовать. Вы пишите, что пара слоев внутри относительно свободны. Туда и расположите полигон питания и сигнальные линии. Вообще МГТ не так много едят, отдельно плэйн ему не нужен

Если не делать для mgt отдельное питание, задача упростится, т.к. +1V2 в одном из полигонов уже есть. Правда приходит оно с DC-DC и от него питаются ядра больших микросхем. В референсах у банков MGT свой линейный регулятор (u)ldo. Они хоть и в два раза меньшие по эффективности, чем dcdc. Но для высокоскоростного интерфейса нужно fast transient response, желательно не нагруженный ничем другим. Давно решил, что для mgt буду делать своё питание и свой клок.
Относительно свободны сигнальные слои. Размещать в них полигон питания не желательно.
Последнее что придумал, учитывая слова форумчан:
1 sig, mgt_clk
2 gnd
3 sig + gnd
4 pwr (+5V, +1V8, +1V2, mgt_pwr)
5 sig + gnd
6 gnd
7 pwr (+3V3, +2V5)
8 sig +gnd
9 gnd
10 sig +mgt_sig
11 gnd
12 sig

Причём в отличие от предыдущей конфигурации стека:
1 sig
2 gnd
3 sig
4 pwr
5 sig
6 sig
7 pwr
8 sig
9 gnd
10 sig
Каждый слой у меня теперь экранирован с двух сторон, почти все сигнальные слои земля как опора, есть конденсатор из полигонов в центре стека, умещен mgt, добавлены заливки землёй сигнальных слоёв.
Питание мгт расположу на топе, переходов по слоям будет шесть (три с топа на слой mgt_pwr и три обратно). Лучше, чем если установить питание на боттоме, тогда в двенадцатислойке по переходам будет 11 слоев. По индуктивности так выгоднее.
Плюс ради уменьшения стабов располагаю сигнальные линии мгт ниже, лишние контактные площадки с других слоёв удалю. И мгт дифпары будут лежать между двумя сплошными земляными полигонами. Для старой разводки стало либо лучше по опоре, либо не хуже, чем было. На мой взгляд, лучшее что пока придумал.

1)

насколько хорош этот вариант?
вижу минус: емкостная связь между полигонами питания (выгоднее pwr-gnd).
вижу плюс: у каждого сигнального слоя в опоре - хотя бы один неразорванный полигон (земля).
прокомментируйте, пожалуйста.

2) можно ли расположить ULDO непосредственно рядом с MGT в цифровой зоне платы (см. 1) или лучше в зоне остальных источников питания и тянуть длинным полигоном до зоны MGT (см. 2)?
Нажмите для просмотра прикрепленного файла