Дык, тогда Xilinx Spartan-6 самый маленький, XC6SLX4. На первый взгляд должен подойти. И корпус TQFP есть.

пара AD9510 или любой 400МГц генератор + пара LMK01010. будет гораздо проще и лучше чем городить это на плис.
если так хочется пару $$ сэкономить на комплектации, плис от lattice посмотреть можно, были там мелкие cpld с PLL.

з.ы. в MAX V есть PLL?

У макс 5, блок цифровой PLL реализуется на логических элементах, доступен в виде IP-ядра
Если будет использована плис то меня это избавит от кучи разной рассыпной логики.


Думаю тогда дополнительно плис будет и подрабатывать логикой и тд. LVDS не настоящий тоже устраивает так как будет использоваться только LVDS выход, вход не нужен.

Жесть, в спартане 2 честных PLL c VCO. + 4 DCM. Да и стоит вроде дешевле.

тогда и поставьте логику отдельно, тактовую отдельно. я вас правильно понял, 48 резисторов вы тоже будете ставить на тактовые и считать это нормальным ?

Да верно буду ставить 3 * 16 резисторов (типоразмер 0603), на частоте 200 МГц. Это плохо?

Вы конструктор изделия. Вам виднее. Каждый идет по своим граблям.

Затея ИМХО бред.

то есть нету.

Поделить 200 МГц на 3,5,7 с сохранением скважности равной двум обычная ПЛИС не сможет. Вам нужно будет сначала получить в PLL 400 МГц, а затем делить их на 6,10,14. Но дешевые ПЛИС на таких частотах, как правило, не работают. Зато на таких частотах работают LMX2531/LMX2541 + LMK01010 (этих нужно две шт.) или CDCM6208 (этих тоже две).

А можно один Спартан 6. У него VCO в районе 1000 МГц.

Я не про VCO. Я про делители на выходе VCO. Встроенных в PLL делителей может не хватить, а на FF поделить не получится из-за высокой частоты.

Можно, конечно, извратиться, и в PLL получать только 400/1, 400/3, 400/5, 400/7, а остальные частоты уже получать на FF и коммутировать на выходы логикой (утрирую, понятно, что на выходе коммутатора тоже должен стоять FF).

Но это в том случае, если возможных комбинаций выходных частот не много. То есть, если их действительно всего восемь.

думаю, прямым решением "в лоб" будет 16 штук генераторов SI570.
сомневаюсь в том, что там нужны какие-то деленные частоты.
если была бы нужна такая прецизионка, то там сразу бы про это и писали, в том числе с требованиями по фазовым сдвигам. Тогда совместно с генераторами я предлагал бы семейство LMK01010.

Чего там может не хватить? Там на каждом выходе любой целочисленный делитель можно поставить. Не нужно никаких триггеров. Также не забываем про BUFIO2, который сам по себе может делить частоту в 1, 3, 4, 5, 6, 7, 8 раз.
https://yadi.sk/i/FAjm8yxsmhMP8

Да и в самом маленьком чипе 2 PLL и 4 DCM, что в целом дает большие возможности по трансформации частоты.

В качестве делителя выхода VCO можно использовать OSERDES, они работают до максимальной частоты VCO, и позволяют поделить на любое чётное число, используя низкочастотную логику.

Охотно верю, тем более, что со Спартанами я никогда не работал. У меня в основном Altera.

Тем не менее, мне кажется довольно странным использовать FPGA, flash, разьем для ее программирования, плюс тратить время на само это программирование там, где можно просто поставить две штуки CDCM6208 и при этом еще и выиграть в цене, параметрах и площади на ПП.