Привет, инженеры!

Проектировал до сегодняшнего дня простые двухслойные платы на МК ARM до 72 МГц в PCAD. Разводку сигнальных и силовых цепей, а также меры по избежанию паразитных явлений делал на основе общих рекомендаций, но без расчета.
Сейчас возникла необходимость сделать новой устройство на МК Atmel AT91SAM9G45 400 МГц с цифровыми интерфейсами RS485, Ethernet.
Чувствуется, здесь придется работать с оптимизацией трассировки с точки зрения задержек и паразитных явлений. PCAD тут уже не в помощь...

Посоветуйте пожалуйста САПРы, которые позволяют автоматически на лету рассчитать перекрестные помехи, осуществить контроль звона, осуществляют добавление элементов для согласования нагрузки и т.п.?

На что следует обратить особое внимание новичку?

В прил. файл от КБСхематика "Пример выравнивания скоростных дифф.пар с выхода скоростного двухканального АЦП (по длине и фазе)." В какой программе это возможно сделать?

P.S. По диагонали прочитал Джонсон Г.Грэхэм М.Конструирование высокоскоростных цифровых устройств. Начальный курс черной магии.

Сообщение отредактировал Houston - Jan 23 2016, 15:46

В сотку. Из десяти.
Это же полный (цензура). Что там блин вообще происходит? Куда смотрел схемотехник, который схематику платы разрабатывал? Меня бы за такое раком поставили и, простите за такие слова, говном залили...
Не. Нужно выпытать из них на какой частоте, в итоге, у них все заработало! Не верю я в реальные 1333...
И ведь не факт, что программа моделирования типа гиперлинкса покажет, что тут что-то не так...
Тут скорее что-то вроде cst заводить надо, чтобы фазовую задержку смотреть... А то у нас как-то полутора гигах, на 8 сантиметрах, которые, как утверждал ментор, равны, получилась задержка в 20 градусов...
УПД...
Показал местному опытному человечку.
Первая мысль - какого у них все работает?
Вторая - на какой частоте работает и действительно ли работает?
Третья - А почему бы и нет, на внутренних слоях, если следить за минимизацией помех и выравнивать не просто длину, а задержку... Ну и 50 омные проводники, чтобы в сумме 100 ом было таки...
Но, все равно, руки бы за такое оторвать...
УПД2...
Предлагаю терморектальный криптоанализ, чтобы выпытать реальные частоты!

Сообщение отредактировал MapPoo - Jan 26 2016, 05:17

а вот так разводку делает ASUS. скажите, такое ждет любого трассировщика, работающего с DDR3 или здесь прибегали к каким-то ухищрениям типа вместиться в 4 слоя? раньше я такого не видел. плата A88XM-A REV 1.03

А вот интересно, внутри здоровенных микросхем цепи выравнивают? Что-то мне кажется, что нет.

MapPoo
Я конечно попробую при возможности узнать на какой скорости это работает, но получится или нет - это вопрос.
Ну и да, на совсем-совсем десерт - 50 Ом импеданса там нет. По идее здесь вообще нужны 40 Ом, как того рекомендуют, но в данном случае имеем трассы 0.1мм при материалах толщиной 0.2мм. Не помню точно сколько это получалось - если у кого под рукой сейчас есть калькулятор, посчитает - но мне помнится что-то около 70 Ом. Вот вам и рекомендации - ни пар, ни групп, ни импедансов, а поди ж ты, работает...

Hexel
ИМХО да, это именно 4 слоя. На массовых продуктах материнок больше слоев обычно не найти, это скорее на серверных материнках или малых форм-факторах. А так пожалуй 95% массы идет на 4 слоях и там уже особо не разгуляешься, ибо фактически два слоя на трассировку остается.

ViKo
Не знаю как в самих чипах, а на подложках выравнивания видел. Только не помню точно где - то ли вживую на подложках каких-то SoC-ов, то ли в каких статьях фотки были. Можно поискать, если интересно.

Чет все больше и больше создается ощущение, что ддр3 это диагноз
Но здесь это еще терпимо выглядит) Но, все равно, жестоко... На что только не пойдешь чтобы впихнуть невпихуемое...

Для 4.2 на внешнем слое - 92 ома для 0.018...
3.7 - 97.04
3.2 - 102.88..
Идем глубже?

Сообщение отредактировал MapPoo - Jan 26 2016, 09:46

Именно.
В 4 или 6. В зависимотси от платы.
Бюджет решает все в случае масспродукта...


На фольге 35 мкм при толщинах материалов порядка 0,20мм имеданс будет в районе 55 Ом. На фольге в 18мкм - 60 Ом. На внутренних слоях.
Но это пальцем в небо, поскольку реального стека и материалов нету. Опять же, нужно понимать как референсы лежат и какие они...

Эм?
Что я делаю не так?

Для 0.035 - 37.25

Сообщение отредактировал MapPoo - Jan 26 2016, 09:32

О, единственное соблюденное в данном случае условие - наличие порядочных референсов. Только массы или питание памяти без каких либо разрывов.
Стэк при изготовлении заказывался как на скрине:



Насчет ДДР3 это диагноз не очень понял. Как по мне, то этот пример доказывает только, что наши опасения по поводу критичности исполнения интерфейсов преувеличены и не так просто сделать дизайн нерабочим, как нам это часто кажется.

Нижняя ширина 0.1мм, а верхняя 0.9мм, а должна быть 0.08 где-то. Слегка в 10 раз промазали

W1, W2 не соответствуют друг другу.

проморгал нолик...


Я так и не понял на этом скрине, где какая толщина у металлизации... Запутался я)
Или тот несимметричный ряд металлов слева это они и есть?
ПС
Про диагноз я имел ввиду то, что на какие только ухищрения разные разработчики не идут...

Сообщение отредактировал MapPoo - Jan 26 2016, 09:47

Теперь все примерно так, хотя почему не включаете маску мне не очень понятно. Но 100 Ом?! Чето мне помнилось там меньше... хотя в шоковом состоянии можно и ошибиться

Ну и не было здесь никаких ухищрений, был проект сделанный "как получилось", и оно таки получилось и заработало.

А характеристики маски вам никто не гарантирует, насколько я помню
Но можно из это сотни вычесть 4-5 ом) И будет с маской)
ПыСы
А они вам точно не врали, что работает?
Чет странно с таким насилием и работать будет...

Сообщение отредактировал MapPoo - Jan 26 2016, 10:07

У Вас для внешнего слоя расчет. Я указывал значения для внутренних сигнальных - симметричный полосок.


И это одно из ключевых условий работоспособности.
Сейчас найду проект где не соблюдались референсы и выложу скрины...

Объясните разносортицу с фольгами, пожалуйста.

Угу, 61 с копейками...
Но вроде тс говорил, что и на верхнем слое тоже проводили)

Сообщение отредактировал MapPoo - Jan 26 2016, 11:08

На всех слоях трассировка - на обоих внешних и на двух внутренних.

"разносортицу с фольгами" объяснить не могу. Такие стэки предлагает производитель euroCircuits, ребята просто выбирали из имеющихся.

Насчет врали... ну, вряд ли. Я ж говорю - не первая ревизия платы уже, и пошла в производство как есть в этой части, на изменения не согласились. И уже запустили эту версию, которая на скринах, возятся с видеоинтерфейсами, а не с памятью. Так что да, таки работает, как бы невероятно это не выглядело.