Привет, инженеры!

Проектировал до сегодняшнего дня простые двухслойные платы на МК ARM до 72 МГц в PCAD. Разводку сигнальных и силовых цепей, а также меры по избежанию паразитных явлений делал на основе общих рекомендаций, но без расчета.
Сейчас возникла необходимость сделать новой устройство на МК Atmel AT91SAM9G45 400 МГц с цифровыми интерфейсами RS485, Ethernet.
Чувствуется, здесь придется работать с оптимизацией трассировки с точки зрения задержек и паразитных явлений. PCAD тут уже не в помощь...

Посоветуйте пожалуйста САПРы, которые позволяют автоматически на лету рассчитать перекрестные помехи, осуществить контроль звона, осуществляют добавление элементов для согласования нагрузки и т.п.?

На что следует обратить особое внимание новичку?

В прил. файл от КБСхематика "Пример выравнивания скоростных дифф.пар с выхода скоростного двухканального АЦП (по длине и фазе)." В какой программе это возможно сделать?

P.S. По диагонали прочитал Джонсон Г.Грэхэм М.Конструирование высокоскоростных цифровых устройств. Начальный курс черной магии.

Странный пример. На крупным планом диф.парах расстояние между проводниками по изображению много больше ширины самих проводников. Обычно такое же или меньше.

Cadence Allegro. Изучать стоит однозначно.



Это работа для симуляторов а не PCB EDA, а самый последний пункт вообще отдельный разговор.




Такие книги нет смысла читать вскользь или по диагонали.



Можно ли поподробнее развить эту мысль?

однако, это края одиночных проводников без заполнения

Спасибо за ответ! Да, но мне нужно через полтора месяца сделать уже PCBшник для моего устройства. Поэтому мне было бы интересно послушать, как перейти быстрее к сути вопроса, не тратя времени на избыточную информацию, которою, мне, к сожалению, сейчас трудно отсеять.
А что за симуляторы? Они позволяют добавлять элементы согласования автоматически в разводку платы и саму схему ( если не ошибаюсь-сквозное проектирование).

Тогда Altium Designer или PADS.



Нет ничего проще - открываете браузер, вбиваете в поисковик кейворды "xxx pcb layout" или " хxx pcb design" где ххх- название вашего интерфейса: первые 10 результатов полностью покроют ваши потребности.



Если речь идет о платах то говорить можно о Hyperlynx и Sigrity, если же у вас RF дизайн то надо смотреть совершенно другой софт.Тут правда надо понимать что у вас за плата - что именно вы хотите согласовывать? Если эзернет то вам не нужно ничего из перечисленного.

Возьмите калькулятор, лучше SaturnPCB - он бесплатный и прикиньте варианты

От такого я бы тоже не отказался.

Касательно приведённого дизайна Altium-а хватит с огромным запасом + Hyperlynx (больше для самообразования и расширения кругозора). До Allegro дорасти надо.
Ethernet 100 - это не rocket science. Внешнюю память какую будете использовать?

DDR2 (в процессе выбора). Правильно ли я понимаю, что, из Alitum я отправляю сырую pcb в Hyperlynx, а потом нужно будет экспортировать промоделированную и оптимизированную там топологию платы назад в Altium?

Давайте прокомментирую слегка изначальный пост чтобы пояснить мысль.


На мой взгляд в части выравнивания диффпар на скриншоте, расстояние между сегментами меандра слишком мало - хотя с учетом того что они на внутреннем слое может быть и пойдет. В связи с этим мнением мне кажется что я не вполне правильно понял ваше высказывание потому и возник вопрос о более детальном комментировании.



Мол, развел хайспиды через вырезы в опорных слоях и поворотами под прямым углом а софт вернет все назад в лучшем виде? Нет, придется хорошо думать головой в процессе разводки.

И над выводом 64? А две диф.пары над пометкой R611?

пожалуй, вы правы. Каюсь, был невнимателен.

Это что же должно было случиться с диф парой, чтобы понадобилось СТОЛЬКО горбов, чтобы выровнять их разность... 3-4 раза повернуть в одну сторону? Жестоко...

А представьте себе, часто так оно и выглядит - разница вроде копеечная, а начинаешь "макароны" крутить и их многовато получается, да...

Так не в самой паре же выравнивают, а с соседними.

И внутри пар тоже вравнивания имеются на скрине, я о них и писал. Что там между парами происходит трудно понять когда не видно пункта назначения, а внутри достаточно два поворота в одну сторону, чтобы несколько десятых набежало. Вопрос в том какая разность фаз критична в данном конкретном случае. Хотя стремится к идеалу, конечно, можно бесконечно.

По комментариям выше до меня наконец вроде дошло что вы имел ив виду- судя по всему на скриншоте loose coupled diffpair, в то время как вы наверняка ожидаете tight couple. Поправьте если заблуждаюсь.



А почему вас смущает количество меандров? Нормальная вполне себе картина.

А мне в самой паре интереснее) От такого расстояния между выравнивающими витками я вообще в ужас пришел) Боюсь на них смотреть)
Как-то стараюсь расстояние между трассами в 10W... Если совсем не жмет... Понимаю, что ханжество, но, пока, места хватало Лопаты рулят!

Понял. Мелкие "прыщики" на дорожке.

Что там от дифф пары остается? Что страшнее - десяток-два пикосекунд разбега или такой скачок волнового?
По виду там диф пары даже не 0.1\0.1. Больше похоже на 0.1\0.2.
А уж "мелкие прыщики"...

Какое там расстояние между трассами в этих прыщиках? 2 расстояния? 3? 5?! Какое там волновое? Я чет напрягся)
Уж лучше бы около переходных помучить пары, чтобы они не красивенькие были, симметричные, а со смещением...

Пускай и коряво, но там на переходе со слоя на слой и так дики скачок, это насилие почти незаметным будет

Дифпара на картинке весьма слабо связанная. Поэтому добавление меандра в одно из плеч практически не скажется на импедансе.
А вот по поводу пикосекунд - нужно смотреть на интерфейс. Кому-то эти пикосекунды не важны, а кому-то весьма даже...

Тс вроде сказал, что сейчас работает на 72 мегагерцахи собирается переходить на 400.
Если мне не изменяет память, в ддр2 есть допуски на разницу в длинне как между парами, так и между группами. Этот допуск не так уж и близок к нулю...
Таки да, надо смотреть интерфейс. Но и избыточность тоже ни к чему.

Секундочку, сейчас будет вишенка на торт Полдня крутилось в голове по поводу скачков импеданса, наконец вспомнил.
Подкинули мне недавно дизайн для внесения мелких изменений в очередную версию. И вот вначале, просматривая что там вообще есть, замечаю такие себе перлы:

- какой импеданс у такой диффпары?
Нажмите для просмотра прикрепленного файла

- а у таких?
Нажмите для просмотра прикрепленного файла

Т.е идут себе сигналы, вообще никак не собранные в пары, на разных слоях разные половины этих пар. Только и того, что выравнены длины. И оно так работает! Уже не первую версию. И это не 400МГц ДДР2, это 1333 ДДР3. Да, наверняка помехоустойчивость таких "пар" практически нулевая, но видимо до критических уровней ничего не дошло, раз на работу памяти до сих пор не нарекали.
Если что, я не предлагаю следовать политике делать как попало, авось заработает. Но перегибать тоже не всегда надо. Интерфейсы, особенно скоростные, не дураки прорабатывали и запас устойчивости в них заложен приличный. Судя по скринам иногда даже сильно стараясь не получится "убить" их работу.

Убейте меня...
Кстати, это точно дифы? Странно далеко друг от друга выходят.
И да, у них реально на 1333 работает? Какую макс частоту выдавили ? Просто страно оно выглядит... Что это за сигнал то хоть?
МБ спасает то, что расстояния небольшие относительно...
Я блин наводки в проводниках SPI вижу... Причём достаточно заметные. (в осциллограф..) На прием сигналов то оно не влияет.. Но там и лвдс недалеко есть, который уже соизмерим с этой помехой.... И если он идёт не диф линией, то я не знаю как оно работать будет...
Упд
Открыл на компе, а не на телефоне. Реально диф пары... Убейте меня... Как оно блин вообще работает? Теперь точно интересен вопрос реальной рабочей частоты)

На первом клок памяти, на втором все четыре строба.
Насчет частоты точно не скажу, но чипы H5TQ2G63DFR там запаяны. В номинале 1333, а насколько у них работают не сказали. Но то, что работают - факт, потому как менять дизайн памяти отказались. Может в следующей ревизии... а то сейчас на это больно смотреть.

ЗЫ. Да, это было не все - fly-by там тоже не соблюдено

А что собственно вас удивляет? Если все сделать правильно оно и на гигагерцах будет работать без нареканий- потому как нет ничего криминального в том чтобы вести проводники как single- ended: скажу больше, делают тест платки для измерений и специально расщепляют пары для изучения сигналов- тут помню давно даже пробегала тема, где человек спрашивал за подобный девайс под HDMI.

Полностью согласен с Uree насчет отсутствия помехоустойчивости, поскольку при таком подходе собственно теряется физика явления- однако судя по скриншот дело идет на внутренних слоях, что может нивелировать этот момент.

Имею вопрос к ув.Uree- а изначально автор платы в чем разводил? Неужто в аллегро?

Не только на внутренних, на наружных тоже. Причем разные сигналы пары идут по разным слоям - например плюс клока выходит из под Цинка во внутреннем слое, а минус на боттоме. В общем чудеса на виражах еще те. Сам в шоке был когда увидел. А в еще большем, когда услышал что оно так работает и им не это надо поправить...

Не совсем Аллегро - Оркад, причем увы, в мин. лицензии, поэтому работы с диффпарами официально нет, механизмов контроля длин тоже. Ну вот и сделали, как получалось

Постойте, вы хотите сказать что в пределах одного bytelane проводники лежат в разных слоях? И при этом логично ожидать что никаких Z-Axis Delay/Pin Package Delay в расчетах не участвовало? Если так то вам надо этого сотрудника беречь как корпоративный талисман- ни разу в жизни не видел такой удачи.



Понятно- я просто не сразу понял как DRC прошло с такой разводкой по правилу Max Uncoupled Length, но как тогда этот человек сделал выравнивание? Титан.(без иронии)

Какой там byte-lane... проводники одной диффпары лежат на разных слоях, а не только разные биты одного байта. И естественно никаких учетов доп. длин тоже - выравнивание только пин-пин для данных и общей длины цепи для адресов-контроля. Вот так, кстати, выглядят адреса:

Нажмите для просмотра прикрепленного файла

Рекомендации по ДДР3? Не, не слышал

Насчет беречь не знаю, я бы после такого дизайна уволил.
Вообще случай выглядит как выстрел в десятку, причем с завязанными глазами - случайно получится может, но вот повторить вряд ли получится. Хотя было бы любопытно выяснить предел прочности того же ДДР3, когда он все-таки откажется заводится... Жаль, что нельзя делать платы с регулируемыми длинами трасс, а на модели понять в какой именно момент она начнет сбоить, а когда совсем не заведется или заведется на меньших скоростях/больших таймингах не получится.

Я думал что видел все после поделий гугловских индусов и пакистанцев, но этой бордой я сражен наповал. И оно работает. А глазковые диаграммы снимали? TDR там всякие и прочее?


Понятно что надо гнать раскаленной кочергой, но по мне так это везение 90 уровня.

В сотку. Из десяти.
Это же полный (цензура). Что там блин вообще происходит? Куда смотрел схемотехник, который схематику платы разрабатывал? Меня бы за такое раком поставили и, простите за такие слова, говном залили...
Не. Нужно выпытать из них на какой частоте, в итоге, у них все заработало! Не верю я в реальные 1333...
И ведь не факт, что программа моделирования типа гиперлинкса покажет, что тут что-то не так...
Тут скорее что-то вроде cst заводить надо, чтобы фазовую задержку смотреть... А то у нас как-то полутора гигах, на 8 сантиметрах, которые, как утверждал ментор, равны, получилась задержка в 20 градусов...
УПД...
Показал местному опытному человечку.
Первая мысль - какого у них все работает?
Вторая - на какой частоте работает и действительно ли работает?
Третья - А почему бы и нет, на внутренних слоях, если следить за минимизацией помех и выравнивать не просто длину, а задержку... Ну и 50 омные проводники, чтобы в сумме 100 ом было таки...
Но, все равно, руки бы за такое оторвать...
УПД2...
Предлагаю терморектальный криптоанализ, чтобы выпытать реальные частоты!

а вот так разводку делает ASUS. скажите, такое ждет любого трассировщика, работающего с DDR3 или здесь прибегали к каким-то ухищрениям типа вместиться в 4 слоя? раньше я такого не видел. плата A88XM-A REV 1.03

Нажмите для просмотра прикрепленного файла

Нажмите для просмотра прикрепленного файла

А вот интересно, внутри здоровенных микросхем цепи выравнивают? Что-то мне кажется, что нет.

MapPoo
Я конечно попробую при возможности узнать на какой скорости это работает, но получится или нет - это вопрос.
Ну и да, на совсем-совсем десерт - 50 Ом импеданса там нет. По идее здесь вообще нужны 40 Ом, как того рекомендуют, но в данном случае имеем трассы 0.1мм при материалах толщиной 0.2мм. Не помню точно сколько это получалось - если у кого под рукой сейчас есть калькулятор, посчитает - но мне помнится что-то около 70 Ом. Вот вам и рекомендации - ни пар, ни групп, ни импедансов, а поди ж ты, работает...

Hexel
ИМХО да, это именно 4 слоя. На массовых продуктах материнок больше слоев обычно не найти, это скорее на серверных материнках или малых форм-факторах. А так пожалуй 95% массы идет на 4 слоях и там уже особо не разгуляешься, ибо фактически два слоя на трассировку остается.

ViKo
Не знаю как в самих чипах, а на подложках выравнивания видел. Только не помню точно где - то ли вживую на подложках каких-то SoC-ов, то ли в каких статьях фотки были. Можно поискать, если интересно.

Чет все больше и больше создается ощущение, что ддр3 это диагноз
Но здесь это еще терпимо выглядит) Но, все равно, жестоко... На что только не пойдешь чтобы впихнуть невпихуемое...

Для 4.2 на внешнем слое - 92 ома для 0.018...
3.7 - 97.04
3.2 - 102.88..
Идем глубже?

Именно.
В 4 или 6. В зависимотси от платы.
Бюджет решает все в случае масспродукта...


На фольге 35 мкм при толщинах материалов порядка 0,20мм имеданс будет в районе 55 Ом. На фольге в 18мкм - 60 Ом. На внутренних слоях.
Но это пальцем в небо, поскольку реального стека и материалов нету. Опять же, нужно понимать как референсы лежат и какие они...

Эм?
Что я делаю не так?

Для 0.035 - 37.25

О, единственное соблюденное в данном случае условие - наличие порядочных референсов. Только массы или питание памяти без каких либо разрывов.
Стэк при изготовлении заказывался как на скрине:

Нажмите для просмотра прикрепленного файла

Насчет ДДР3 это диагноз не очень понял. Как по мне, то этот пример доказывает только, что наши опасения по поводу критичности исполнения интерфейсов преувеличены и не так просто сделать дизайн нерабочим, как нам это часто кажется.

Нижняя ширина 0.1мм, а верхняя 0.9мм, а должна быть 0.08 где-то. Слегка в 10 раз промазали

W1, W2 не соответствуют друг другу.

проморгал нолик...


Я так и не понял на этом скрине, где какая толщина у металлизации... Запутался я)
Или тот несимметричный ряд металлов слева это они и есть?
ПС
Про диагноз я имел ввиду то, что на какие только ухищрения разные разработчики не идут...

Теперь все примерно так, хотя почему не включаете маску мне не очень понятно. Но 100 Ом?! Чето мне помнилось там меньше... хотя в шоковом состоянии можно и ошибиться

Ну и не было здесь никаких ухищрений, был проект сделанный "как получилось", и оно таки получилось и заработало.

А характеристики маски вам никто не гарантирует, насколько я помню
Но можно из это сотни вычесть 4-5 ом) И будет с маской)
ПыСы
А они вам точно не врали, что работает?
Чет странно с таким насилием и работать будет...

У Вас для внешнего слоя расчет. Я указывал значения для внутренних сигнальных - симметричный полосок.


И это одно из ключевых условий работоспособности.
Сейчас найду проект где не соблюдались референсы и выложу скрины...

Объясните разносортицу с фольгами, пожалуйста.

Угу, 61 с копейками...
Но вроде тс говорил, что и на верхнем слое тоже проводили)

На всех слоях трассировка - на обоих внешних и на двух внутренних.

"разносортицу с фольгами" объяснить не могу. Такие стэки предлагает производитель euroCircuits, ребята просто выбирали из имеющихся.

Насчет врали... ну, вряд ли. Я ж говорю - не первая ревизия платы уже, и пошла в производство как есть в этой части, на изменения не согласились. И уже запустили эту версию, которая на скринах, возятся с видеоинтерфейсами, а не с памятью. Так что да, таки работает, как бы невероятно это не выглядело.

Странным разработчикам - странный стек... Жесть если таки работает...

Не верится до конца? Мне тоже, но работает.

Можно взять за основу: работает - не трогай.

Работает, но не трогай... И не смотри, чтобы не сглазить ... И бойся повторить...

Если честно, то и не поверю, пока сам не увижу... Такой вот я упертый Я во многое не верю

Тут увы, не смогу сделать видео с подтверждением работы этой платы(я там не работаю, только пообщаться и подписать договора на работу заезжаю иногда). Но разговаривал только что с инженером оттуда, он подтвердил работу на 1333МГц. Проблемы в проекте остались, но не в части памяти.