реклама на сайте
подробности

 
 
> CSI-2 на Spartan6 и Cyclone4, максимальная частота LVDS?
AVR
сообщение Mar 13 2013, 09:51
Сообщение #1


фанат Linux'а
*****

Группа: Свой
Сообщений: 1 353
Регистрация: 23-10-05
Из: SPB.RU
Пользователь №: 10 008



Есть две платы с Xilinx Spartan 6 и Altera Cyclone 4. Не могу найти в их описаниях, какова максимальная частота может быть на выводах в режиме LVDS? Необходимо реализировать интерфейс MIPI CSI-2 (camera serial interface), он использует несколько LVDS линий с частотами до 900 мегабит по каждой.

Вопрос: смогу ли я выжать такие частоты на имеющихся Spartan 6 или Cyclone 4? Или такие ПЛИС просто не подходят.

Задачи: сериализация на такой высокой частоте.


--------------------
Go to the top of the page
 
+Quote Post
2 страниц V  < 1 2  
Start new topic
Ответов (15 - 23)
XVR
сообщение Feb 15 2016, 12:43
Сообщение #16


Гуру
******

Группа: Свой
Сообщений: 3 123
Регистрация: 7-04-07
Из: Химки
Пользователь №: 26 847



Цитата(Alex11 @ Feb 12 2016, 17:57) *
А нет ли у кого нормального описания D-PHY?

Прикрепленный файл  mipi_D_PHY_specification_v1_2.pdf ( 2.29 мегабайт ) Кол-во скачиваний: 1304
Go to the top of the page
 
+Quote Post
Alex11
сообщение Feb 15 2016, 18:57
Сообщение #17


Гуру
******

Группа: Свой
Сообщений: 2 106
Регистрация: 23-10-04
Из: С-Петербург
Пользователь №: 965



Цитата(XVR @ Feb 15 2016, 15:43) *
Прикрепленный файл  mipi_D_PHY_specification_v1_2.pdf ( 2.29 мегабайт ) Кол-во скачиваний: 1304

Спасибо большое.
Go to the top of the page
 
+Quote Post
AVR
сообщение Feb 15 2016, 20:19
Сообщение #18


фанат Linux'а
*****

Группа: Свой
Сообщений: 1 353
Регистрация: 23-10-05
Из: SPB.RU
Пользователь №: 10 008



Цитата(XVR @ Feb 15 2016, 15:43) *

Я правильно понял что того App-Note и этого документа для D-PHY полностью достаточно чтобы реализовать MIPI CSI-2 на ПЛИС? Это исчерпывающая информация?

Мне нужно реализовать с одной дорожкой, что надеюсь упрощает задачу...


--------------------
Go to the top of the page
 
+Quote Post
Alex11
сообщение Feb 16 2016, 10:21
Сообщение #19


Гуру
******

Группа: Свой
Сообщений: 2 106
Регистрация: 23-10-04
Из: С-Петербург
Пользователь №: 965



Еще нужен MIPI_Alliance_Specification_for_Camera_Serial_Interface_2__CSI_2_.pdf. Он здесь уже лежит на форуме - поищите.
Go to the top of the page
 
+Quote Post
AVR
сообщение Feb 16 2016, 12:07
Сообщение #20


фанат Linux'а
*****

Группа: Свой
Сообщений: 1 353
Регистрация: 23-10-05
Из: SPB.RU
Пользователь №: 10 008



Цитата(Alex11 @ Feb 16 2016, 13:21) *
Еще нужен MIPI_Alliance_Specification_for_Camera_Serial_Interface_2__CSI_2_.pdf. Он здесь уже лежит на форуме - поищите.

Понял. Нужен - достану. Но на форуме не лежит. Три года назад кто-то для меня это выложил, а сейчас я не вижу. Может на фтп было?
Но что-то ни дома ни с работы я не могу заползти на фтп, хотя месяц назад вполне себе залезал.


--------------------
Go to the top of the page
 
+Quote Post
XVR
сообщение Feb 16 2016, 12:17
Сообщение #21


Гуру
******

Группа: Свой
Сообщений: 3 123
Регистрация: 7-04-07
Из: Химки
Пользователь №: 26 847



Цитата(AVR @ Feb 16 2016, 15:07) *
Понял. Нужен - достану. Но на форуме не лежит.

Прикрепленный файл  mipi_CSI_2_specification_v1_3_r09.pdf ( 1.42 мегабайт ) Кол-во скачиваний: 545

Прикрепленный файл  mipi_d_phy_faq_v0.65.pdf ( 295.05 килобайт ) Кол-во скачиваний: 462

Go to the top of the page
 
+Quote Post
Major
сообщение Oct 4 2016, 02:31
Сообщение #22


Знающий
****

Группа: Свой
Сообщений: 618
Регистрация: 7-12-04
Из: Новосибирск
Пользователь №: 1 375



Подскажите по CSI-2,
Обмен данными всегда только в режиме HS.
Состояние LPS между пакетами (точнее между EoT и SoT) надо выставлять Только на линии данных?
Или тактовую линию так же необходимо перевести в LPS?
Если тактовая не рваная, в спектре забор в конкретном месте. Приемник в режиме всегда-HS проще.
Еще есть экономия по памяти и ширине канала: T[CLK-POST]+T[CLK-TRIAL]+T[LPX]+T[CLK-PREPARE]+T[CLK-ZERO]+T[CLK-PRE] ~ (60+52*UI+50+300+8*UI) ~ 410+40 ~ 450 ns на каждый short/long пакет.

Цитата
753 9.7 Packet Spacing
754 Between Low Level Protocol packets there must always be a transition into and out of the Low Power State
755 (LPS). Figure 55 illustrates the packet spacing with the LPS.

Go to the top of the page
 
+Quote Post
Major
сообщение Oct 4 2016, 11:27
Сообщение #23


Знающий
****

Группа: Свой
Сообщений: 618
Регистрация: 7-12-04
Из: Новосибирск
Пользователь №: 1 375



Нашел ответ у AD (AN-1337)
Тактовую можно не выводить из HS.
Цитата
When the transmitter device (ADV7280-M, ADV7281-M, ADV7281-MA, or ADV7282-M) is programmed, the MIPI CSI-2 clock lane exits LP mode and enters HS mode.
Unless the transmitter device is manually programmed to enter LP mode or is reset, the clock lane remains in HS mode.
Go to the top of the page
 
+Quote Post
Major
сообщение Oct 6 2016, 15:07
Сообщение #24


Знающий
****

Группа: Свой
Сообщений: 618
Регистрация: 7-12-04
Из: Новосибирск
Пользователь №: 1 375



Еще один вопрос.
Смотрю реализацию MIPI-CSI-TX на Lattice. В спецификации на закрытие пакета (EoT) написано:
Цитата
Table 4 End-of-Transmission Sequence
Toggles differential state immediately after last payload data bit and keeps that state for a time THS-TRAIL.

В симуляции toggle не вижу. Правильно понимаю что toggle это изменить состояние линий на инверсное?
Если последними битами передавали 0,0,0,0 на четырех lanes, то надо изменить состояние на 1,1,1,1 ?
MIPI-TX от Lattice передает нули во время периода THS-TRAIL.
Go to the top of the page
 
+Quote Post

2 страниц V  < 1 2
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 19th July 2025 - 01:42
Рейтинг@Mail.ru


Страница сгенерированна за 0.01443 секунд с 7
ELECTRONIX ©2004-2016