Опрос: какой язык вы используете.

Кроме вышеперечисленного использую также ввод временнОй диаграммы (в MAX+Plus II).

в основном, VHDL.

Когда был выбор - с чего начать, выбрал Verilog. Ещё не разу не пожалел!

Хоть VHDL и не похож на любимые C и C++, но его типизация и синтаксис мне куда ближе, чем загадочные конструкции Verilog'a.

КАТЕГОРИЧЕСКИ согласен!!!

[quote=bbg,Jan 18 2005, 12:29]
[quote=makc,Jan 18 2005, 10:34]Хоть VHDL и не похож на любимые C и C++, но его типизация и синтаксис мне куда ближе, чем загадочные конструкции Verilog'a.
[/quote]
IMHO, VHDL гораздо ближе к C++, чем Verilog, хотя... Они просто находяться на чуть-чуть разных ступеньках: один (VHDL) больше заточен под "системное" проектирование, другой (Verilog) - под "топологическое". Но это всё IMHO, мне оба удобны. Теперь выбираю только исходя из того, что проще коллегам и заказчикам.

Мне кажется, что нужно быть знакомым с несколькими (многими) инструментами, но пользоваться чем-то избранным. В данном случае VHDL, поскольку именно на нем можно создать систему и промоделировать ее.

Насчет похожести VHDL на C++, по мне так он больше похож вообще на паскаль...

makc
Это я к тому, что ежели заказчик хочет сорцы на VHDL - сделаем на VHDL. Студенту надо срочно набросать тест, а ему проще на Verilog - тоже Ok.
А всё таки VHDL - это чистой воды ADA, а она ближе к С++, чем к Pascal .
P.S.:Это я недавно книженцию закончил читать - "Основные концепции языков программирования", ну и, типа, умничаю понемногу
P.P.S.: Кстати рекомендую - полезная штука, кое где "вправила мне мозги".
P.P.P.S:Я знаю отличия между программированием и описанием , просто когда я стал относиться к VHDL именно как к языку программирования, стало значительно проще.

2 ASN

Я говорил про похожесть синтаксиса... Что касается сходства с АДой, то ничего тут сказать не могу - писать на ней не приходилось, но учитывая то, что заказчик был при разработки и того и другого средства один, очень может быть, что между ними есть большое сходство.

Кстати, VHDL - не язык программирования. Он язык описания...

А есть какие то тонкие отличия между материями называемыми "язык программирования" и "язык описания" (конечно в контексте темы)?

В принципе есть, ведь одно дело описание аппаратуры, другое дело описание алгоритмов, предназначенных для выполнения на определенном процессоре:
При описании аппаратуры ориентация идет либо на описание поведения (при этом описывается множество параллельных процессов), либо на уровне структуры (описывается взаимосвязь между элементами в терминах сигналов).
При использовании языков программирования параллелизм явно не описываеся (за исключением специальных языков/расширений языков), а описывается последовательность действий алгоритма...

Хотя, конечно, можно утверждать, что практически любой алгоритм реализованный в виде программы на языке высокого уровня можно транслировать в некоторое аналогичное описание аппаратуры...

Вот видите, вы сами сказали описание алгоритма!


Совершенно согласен с вами что такие языки как VHDL и Verilog - это специализированные языки программирования

IMHO лучше начинать с теоретических основ ВТ не привязываясь к конкретным языкам. С++ и VHDL (или др.) потом сами придут
Сорри за много мелких постов - прокси взбесился не пропускает большие куски

На самом деле, согласен, что VHDL гораздо более строг и типизирован, да и у нас в (России, а также в Европе) он распространен гораздо больше, но в тоже время он громоздок. Все навороты VHDL сконцентрированы в основнов в его packages, а не в самом "ядре" языка. Верилог, наоборот, лаконичен, но менее строг, обладает рядом полезных свойств (например, директивы препроцессора и системные функции). В общем, выбор за вами. Однако, мне кажется, что на- чинать лучше с VHDL (не зря его называют классическим HDL-языком), последующий переход на Verilog у меня прошел безболезненно и достаточно быстро.

Я использую VHDL но перехожу на Verilog. Потому что он больше пошож на С, что для меня привычней.