Чуть ранее я поднимал тему использования кроваток для GBE контроллера. ( http://electronix.ru/forum/index.php?showtopic=135477 )
От судьбы не убежишь, и вот я предпринял попытку сделать разводку.
Не разобрался с импедансом диф.пар. Расчет в программках даёт значения порядка 0,7мм что мною непонято от слова совсем.
Очень прошу feedback, особенно по критичным моментам.
В архиве альтиумовский PCB.
Спасибо!

Что надо сразу делать:

1) Переразводить хайспиды полностью - сделать нормальный отсуп до земли на том же слое, адекватное расстояние между сегментами меандра, убрать пересечение через воиды на опорном слое.

2) Пересмотреть annular ring у переходных, убрать термобарьеры, убрать переходные с смд падов(если переходные стандартные сквозные)

3) Поставить конденсаторы около трансформатора нормально(а не за километр), электролит соединяющий землю разъема и землю борды выкинуть и поставить керамику

4) Питание сделать нормально, а не дорожками

Это так, из того что в глаза бросается без поиска- а есть еще много другого. По-хорошему тянет на переразводку всего

+ толщина платы 0.8 мм, не совсем по фэншую. Импеданс вряд ли считался на такой LayerStack

Ну может хотелось человеку диффпары потоньше - но все равно не то: когда есть указанные выше 4 пункта, дальше можно не смотреть.

Там слот. Толщина платы в этой зоне нормируется.
Внутренний Core ничто не мешает увеличить

Про расстояние между сегментами нашёл в каком-то гайде, с этим разберусь. Отступ от земли тоже подправлю, нашёл про него даже в самой доке на камень - невнимательность. Не понял насчет "пересечение через воиды", если не сложно, уточните пожалуйста.


vias'ы подправлю, уберу с падов. Только почему их нельзя ставить на пады? пайка? Про термобарьеры тоже нужно разбираться. Я уберу их только в хайдспид части, в обычной цифровой, как я понимаю, это не проблема. Поверю Вам на слово, но вообще хотелось бы узнать чем они плохи.


Кондеи передвину, а насчет электролита - это просто у меня футпринта нет на керамику, и я прилепил что есть. Там выводная керамика на 2 кВ на самом деле.


Тут чуть раскрыть бы тему. У камня 3 питания, 1 внешнее (3,3 на своём внутреннем), и 2 формируемых самим камнем (1,9 - я постарался сделать небольшой полигон на Top и к нему уже цепляться, и 1.0 - тут дорожки, да).
Претензии только к последнему, или у полигональной разводки тоже какие-то особые требования?


Спасибо что не прошли мимо!

В вашем гайде ищите кейворды аля segments over void.



Если изначально не заложено via in pad в плане изготовления, есть смысл ставить exposed pad каких-нибудь QFN/SON - но не мелкие смд. О причинах спросите у вашего завода- там люди обучены быстро комментировать такие моменты



Разбираться в чем? Не ну можно открыть ПЛК сименсов или отладки хилых на последние поколения плис- там и 0402 кладут без термобарьеров. Все эти ухищрения- атавизм с годов так 60х когда все было древнее и процесс пайки был примитивнее.



А вы гляньте референс на любой попавшийся гигабитный физик и посмотрите как там заведено питание, особенно в части фапчей, ядра и пр.



Дык, как никак и хобби и спорт

EvilWrecker, за кейворды и отсылки спасибо, а то моментами нихрена не понятно что искать.


Уточните мне, дураку. Фольгу толще 0,35 на нашем производстве вроде не используют, стало быть "нагнать" за счёт толщины текстолита который разделяет 2 внутренних слоя?


да я там намучился с импедансом, так и не понял как правильно считать. Подсказать некому, я буду с этим разбираться.

Самый простой способ, если для внешних слоев импеданс посчитан

Нагонять фольгой не надо, Владимир вам правильно совершенно ответил про ядро- при этом:



Вы у своего завода спросите расчетный стек и параметры для диффпары (вестимо с теми цифрами которые влезают без уродства), потом скачайте Saturn PCB Toolkit и проверьте. Заодно уточните у завода какой зазор допускается от PTH до меди, раз удаляете неиспользуемые пады.

Тут, например скачайте. 2 недели дают пользоваться.
для изучения расчета вам хватит.
Но лучше на завод. Там и материалы есть, и расчет для типовых значений есть, и не будут потом тыкать, что для вашего расчета они не могут подобрать материалы.

У вас стандартная задача и нужно использовать простой, доступный стэк.
Заодно и другие параметры по зазорам вам дадут.
А то у Via диаметр сверления 0.5 гарантийный поясок только 0.1 при простой не плотной плате. Что нельзя больше сделать?

За программку спасибо, я пытался пользовать TXLINE, может здесь лучше получится. Параметры диф.пар (если Вы про зазоры всякие) взяты из даташита, стек я сам взял 4 слоя, в даташите не рекомендуется, но допускается.
Учитывая ситуацию, уточнять зазоры тоже не у кого. Как самому определить, на основании чего? Последнюю часть предложения про пады не понял. Я вроде не выпиливал никакие неиспользуемые

Так, про завод я, кажись, понял. Это попробуем сделать.



Спасибо за информацию.


Оно вроде 0,3/0,5 Но я понял Ваш посыл. Не знаю чем я руководствовался когда так сделал Спасибо!

Сообщение отредактировал I7JIA4 - Jun 6 2016, 12:48

Один вопрос. Не боитесь непредсказуемой и/или короткой жизни у интеловских чипов (за редчайшим исключением)? Я напрочь отказался от интел много лет назад из-за их непредсказуемости.

Тут дело какое, организация не занимается разработкой на базе этих камней, а выполняет проверку работоспособности и соответствия заданным электрическим параметрам для сторонних организаций.

А я ставлю термали в большинстве случаев(где доки рекомендуют их не ставить там не ставлю). Не вижу проблем в том , чтобы добавить технологичности плате. Может я и запуган технологами, но пока что проблем не возникало. В любом случае при разработке ПП неплохо ориентироваться на конкретные производства и лишняя защита от холодного спая не повредит, я считаю.