в платах, которые я видел, входящий опорный сигнал размножают и подают как на АЦП, так и на ПЛИС.
можно ли тактировать только АЦП, если на его цифровом выходе есть CLKO?
(а тактирование ПЛИС от независимого генератора, расположенного на плате)

Можно. Но если АЦП нужно конфигурировать, а вы собираетесь подавать тактовую частоту АЦП в ПЛИС на PLL, то могут быть проблемы.

Если в ПЛИС после конфигурации АЦП делать сброс PLL/DCM, то все проблемы решаемые.
Если используемая АЦП с последовательным выходом и выдает тактовую частоту не входную, а выходного потока, то нужно смотреть, чтобы её можно было запустить на клоковые цепи внутри ПЛИС.

выход АЦП:

выходная частота сдвинута от входной на величину tdco, величину которой в спецификации не нашел (наверное около половины такта).
когда ацп в режиме конфигурации/калибровки - на выходе CLKO будут импульсы?
и не совсем понял, какая проблема может всплыть при подаче CLKO АЦП на GCLK ПЛИС?

Это пожалуйста в даташит.

Если это единственный источник тактовой частоты, то как оно будет работать пока АЦП не обеспечит этот сигнал?
Если есть другие источники, от которых обеспечивается конфигурация в том числе и АЦП и работа других необходимых узлов, то как Вам написали выше делайте сброс PLL, на которую заводится этот клок из АЦП через время, гарантирующее наличие этого сигнала. Иными словами, если Ваша система построена так, что отсутствие этого клока некоторое время не приведёт к ступору, то всё нормально.

В приведенном даташите используется режим LVDS c удвоением частоты следования данных (изменение по обоим фронтам) при той же частоте тактового сигнала с АЦП.

Мы использовали многоканальные АЦП где частота следования данных в 6 или 7 раз больше частоты дискретизации. Так вот у некоторых младших микросхем ПЛИС невозможно завести клок такой частоты на цепи тактирования. Это нужно учитывать.
Если мне не изменяет память, то был случай с невозможностью работать на указанной частоте микросхем первой ревизии, о чем производитель выпустил позже ERRAT'у, но платы были спаяны.

Ну и в наших платах почти всегда был клок с PCI, PCIe или отделный внешний, а уже внутри делались согласования клоковых доменов.

А я не писал, что они не решаемые . Почитал бы сам, да и разобрался.

а какой цифровой выход (LVDS/50Mbit/s или КМОП/25Mbit/s) будет меньше излучать и каким либо образом влиять на аналоговую часть схемы? LVDS более помехозащищен и меньше излучает помехи, но скорость в два раз больше

Вы сами и ответили на свой вопрос.

более помехозащищенный lvds работает на вдвое большей скорости, как тут сказать, кто безопаснее

..спектр цифровых последовательностей - бесконечен,
по этому можно сказать что там где будут помехи от LVDS будут и помехи от КМОП не смотря на разницу в частоте,
зато разница в уровнях у них более 18 Дб.
Сколько - не скажу , но LVDS предпочтительней.

Ага, LVDS предпочтительнее, в книгах analog devices тоже так пишет. Спасибо!

Строго говоря, спектр любого физически реализуемого сигнала бесконечен.

...посыпаю голову пеплом.

динамические показатели АЦП зависят от многих параметров, в частности от частоты и чистоты (в том числе джиттера) опорного клока. входной сигнал АЦП лежит на некоторый несущей f0 в полосе частот df. В зависимости от выбранной частоты дискретизации fs входной сигнал может лежать в разных зонах Найквиста. Обычно стремятся, чтобы несущая лежала в середине выбранной зоны Найквиста, все остальное из других зон значительно подавляется аналоговыми полосовыми фильтрами во избежание наложения спектров. Почему середина зоны? - она дальше лежит от краев зоны, уменьшаются требования к спаду АЧХ фильтров (ПФ).
повсеместно призывают относиться к опоре АЦП как к аналоговому сигналу, поскольку его качество напрямую влияет на отношение сигнал/шум АЦП. АЦП - смеситель входного сигнала и опорного.
я пытаюсь раздать опору АЦП, используя минимальное количество активных компонентов в цепи для минимизации джиттера. входной опорный клок в два раза выше требуемой частоты дискретизации АЦП, вариант цифрового деления клока пополам с добавлением существенного джиттера не устраивает. есть ли способы деления частоты тактового сигнала не вносящие существенного джиттера? считаем, что входной клок идеален и имеет форму синусоиды (с повышающим трансформатором для увеличения скорости нарастания фронта).

и вот еще мысль: дискретизировать той опорой, что есть, а со входа брать для обработки каждую вторую выборку. сдвинутся ли в этом случае зоны Найквиста? по факту оцифровываем в два раза большей частотой, хотя и прореживаем выборку. что в данном случае будет с наложением спектров и динамикой АЦП? будет ли такая операция эквивалентом деления опорной частоты?
как на частоте опоры, так и на вдвое ей меньшей АЦП ведет себя (судя по спецификации) примерно одинаково.

другими словами, сигнал на несущей лежит сейчас посередине третьей зоны Найквиста и оцифровкой переносится в первую зону. если увеличить частоту дискретизации в два раза, несущая будет лежать во второй зоне Найквиста (не посередине зоны). Фильтры аналогового приемника останутся те же самые, вырезаемая полоса не изменится. пытаюсь понять, что нужно будет поменять во входном тракте, если частоту опоры АЦП увеличить в два раза, т.е. подавать на ацп так со входа платы без деления.