Добрый день, коллеги.
В работе проект, содержащий SoC Zynq 7000, DDR3 800MHz, Ethernet 1G.

Хочется услышать мнение и критику от более компетентных товарищей: надеюсь, у вас найдется свободная минута взглянуть на StackUp и на посчитанный импеданс в контексте удобства и качества трассировки DDR3.

Также дополнительный вопрос касательно Altium: изначально считал импеданс в Si9000, потом попробовал задать в правилах САПР импеданс, и выяснилось, что Si и Altium дают разные результаты. Например, при заданном стекапе и 40 Омах поляр дает для обоих слоев ширину проводника ~0.16мм.
Альтиум же предлагает для внешних слоев 0.137мм, для внутренних 1.181мм
Кому верить?

И еще маленький вопросец: можно ли в моем случае спокойно довериться технологии Via-In-Pad при проектировании и разместить Via 0.4x0.2 прямо на пады Zynq и DDR чипов?

Заранее спасибо!



upd: черт, только сейчас заметил, что есть специальный подраздел именно для этих целий. Прошу модераторов меня извинить и перенести топик.

Сообщение отредактировал UnDerKetzer - Aug 10 2016, 16:07

Стек не самый лучший на самом деле.
1. Во первых толщина препрега на внешних слоях. Меньше 75мкм Вам никто просто не сделает, да и эти 75 предел.
Это зависит и от толщины меди и от возможностей препрега.
Поэтому закладывайте 85..105мкм. Ширина трассы останется той же потому что
a) реальная толщина трассы на внешних слоях будет 43мкм из за металлизации, а не 18мкм. Это точные цифры для меди 18мкм.
б) во всех расчетах надо закладывать подтрав, и давать две ширины, полную ширину и уменьшенную на половину меди.
Для внешних слоев трасса будет 0.16/0.14 в расчетах, для внутренних 0.16/0.15


2. Когда Вы делаете stripline где один из опорных слоев VCC, и он будет скорее всего нарезкой из разных планов питания.
Чтобы он не мешал Вашей трассе, расстояние до него должно быть 3 раза больше чем до второго опорного GND.
Вы сделали с точностью до наоборот.
Поэтому предлагаю сделать Prepeg2 и Prepreg 4 по 0.3мм, а ядра 4 и 7 по 0.1мм.
3. Препрег между слоями GND и VCC должен быть минимальным, чем он меньше, тем лучше. И если есть возможность сделать
его 100мкм или даже 75мкм, то лучше так и сделать. Пускай будет 100.

Итог, делаем препреги на внешних слоях 100u, на внутренних слоях диэлектрики 120/350, между силовыми планами 100u.


Итого стек становится таким ( 43u медь 43мкм, P100u Prepreg 100u, C100u Core 100u):
43u/P100u/35u/C120u/18u/P350u/35u/P100u/35u/P350u/18u/C120u/35u/P100u/43u


И да, Polar считает точно, надо только цифры закладывать нормальные.

День добрый.
По поводу via-in-pad: а в чём необходимость данной технологии? Корпус BGA с шагом менее 0.8 мм? Или размер платы очень маленький?
Я стараюсь данные отверстия использовать только в крайнем случае.
Посмотрел описание на микросхему: шаг 0.8 и 1.0 мм. Я бы в первую очередь смотрел на стандартные переходные.

Сообщение отредактировал vicnic - Aug 11 2016, 06:51

agregat, спасибо за развёрнутый ответ!


Прояснил этот вопрос: питерский Резонит сказал, что действительно 0.06 препрег они поставить не могут, зато могут поставить core 0.06, т.е. просто нужно сменить очередность диэлектриков (не пре-кор-пре-..., как сейчас, а кор-пре-кор-...).


Именно поэтому планировал на опорном Vcc 1 сделать в области DDR3 плейн без разрывов 1.5В.


Да, распределенная емкость... Этим советом 100% воспользуюсь, спасибо.
Насчет остального - подумать надо.

vicnic, приветствую.

Да скорее критична скорость разработки и работоспособность прототипа, а в 8-ми слоях с via-in-pad можно быстро и безболезненно выполнить трассировку с учетом всех правил.


Почему? Не доверяете им?
Вчера поговорил со знакомым, который это применял несколько раз в последних проектах - нареканий не было.

А разницы в падах или сбоку в принципе никакой. Сетка переходных будет такой же, только сдвинутой с падов. В чем безболезненность и скорость?

Uree, так ведь при via-in-pad разблокируется top (ну или bot, смотря где микросхема стоит) слой для трассировки, поскольку с него уходят "dog-bones".
Я именно по этой прчине и пытаюсь родить такой стекап, где волновое для верхнего слоя будет соблюдаться для трассы <0.2, чтобы можно было протащить эти трассы между via. Отсюда такой тонкий препрег на верхних слоях.

Сообщение отредактировал UnDerKetzer - Aug 11 2016, 10:28

Отдельные трассы можно вытягивать и без VIA-in-PAD, и стэк не нужно делать нереальный, достаточно сделать сужение на участке между падами.
Да и в памяти всего три ряда пинов по каждой стороне, там все выводится без хитрых комбинаций. Тем более ВИА между падами расширяют зону трассировки под чипом.

Ну, тут вопрос неоднозначный.
Мне критически важна работоспособность, соответственно я закладываю максимальный запас и опасаюсь любых ненужных неоднородностей в трассах в виде тех же сужений.
В памяти всего три ряда, да, а в Zynq - больше.
К тому же коль скоро технология рабочая (судя по отзывам) и прибавляет лишь 10% к стоимости, то и спорить не о чем особо.

Кстати, а чем 8 слоев с контролем импеданса - нереальный стек?

Сообщение отредактировал UnDerKetzer - Aug 11 2016, 11:32

Ну если постараться, то все можно сделать неработоспособным... но заужения на коротких расстояниях еще ни одну плату не сделали нерабочей. Гайды смотрели? Там длины neck-участков обычно ограничиваются на уровне пары десятков миллиметров. Так что да, спорить не о чем, можно спокойно заужать.
О нереальности я писал в смысле толщин ядер/препрегов. Обычно 0.05-0.07мм диэлектрики используют либо для очень многослойных плат, когда слоев много и их нужно втиснуть с заданную макс. толщину(те же PCI платы), либо для HDI с лазерным сверлением - там чем тоньше препрег, тем лучше.
В вашем случае вообще не нужно, но хозяин - барин. Если серий в десятки тысяч не планируется, то можно вообще не заморачиваться.

У меня есть опыт разработок и производства с разным типом переходных. Я придерживаюсь принципа не усложнять сверх меры.
Если BGA с шагом 0.8 мм и выше, размеры платы не только под компоненты, но и под трассы, то используем dog bone и сквозные. Это дешевле и надежнее.
Я знаю, что не всякое производство возьмется делать по таким требованиям. Плюс обязательно надо переговорить с тем, кто будет отвечать за монтаж.
По поводу структуры слоёв: мне не кажется она плохой, но в любом случае лучше поговорить с конкретным производством, когда вы им все свои требования выложите.

Прошу прощения перепутал uvia и via-in-pad, потер.

Никому и нигде ваши цифры не нужны. Вы все эти конструкции составляете без каких либо оглядок на конкретное производство, потому как если это было бы не так то у вас уже был минимум 1 подготовленный стек от производителя, со всеми результатами расчетов- и не было бы никаких вопросов на форумах. А то что вы показываете на картинках- это бессмысленная трата времени и вообще глупость.



Ага, делали подводную лодку, но потом решили все таки смастерить деревянный катамаран Альтиум не для расчетов- считать надо в соответствующем софте, и полар отличный кандидат.



Запросто- и это будет небесполезно.



Никакого прироста в скорости разводки использование указанной технологии не дает. Может быть прирост в качестве разводке, но не в скорости.



Что вы подразумеваете под фразой "не работают"?



С чего бы это?



Какая связь? С чем? Откуда все эти соотношения?



Вот это вообще не смог осилить- если можно, поподробнее расскажите. Шибко интересно

Ну и фразы про ценообразование комментировать смысла нет- ибо фантазии.

Куча дизайнов доказывют обратное. Почему бы им не работать?



Эм... У Вас под TOP сразу сигнальный слой вместо земли, что ли? Зачем уходить во второй, если нужно в третий.

Разумеется без оглядок на конкретное производство, поскольку плата должна быть собираема на любом серьезном производстве.
Раз трата времени и глупость - чего отвечаете-то тогда?..



Да нет, просто в качестве альтернативы интересно стало, что альтиум предлагает.



Да, согласен. Уже заложился на Via-in-pad.


Ну вот опять. Вам - не дает, а мне даст. Мне проще, когда доп. слой появляется для разводки (в моем случае это TOP, если Via-in-pad заложить).




Почему?


Второй слой у меня земляной плейн. Следующий сигнальный - третий, и он отвязан от первого как раз таки плейном.


Ну, первый производитель, у которого я это выяснял - технолог из Резонита - озвучил 10-15%.

Потому что у автора нигде не сказано о том, что это не сквозные ВИА, а связка blind+burried. Сквозные хоть в падах хоть рядом с ними никак не изменят возможности трассировки. Лазерные снаружи и погребенные внутри - дадут. Включая цену дадут.