Здравствуйте!
Подскажите, пожалуйста, возможно ли моделировать текущую топологию вч-части платы (микрополоск"и, изгиб линии, зазоры между линиями и сосредоточенными элементами и так далее) для ее дальнейшей оптимизации?
Может быть есть пакеты, которые позволяют импортировать проекты в формате pcb и анализировать их, может быть доступны еще какие-нибудь варианты?
Заранее спасибо!
|